V20子复用单元硬件模块设计.docx

资源描述

V20子复用单元硬件模块设计.docx

《V20子复用单元硬件模块设计.docx》由会员分享，可在线阅读，更多相关《V20子复用单元硬件模块设计.docx（21页珍藏版）》请在冰豆网上搜索。

V20子复用单元硬件模块设计.docx

V20子复用单元硬件模块设计

技术文件

技术文件名称：

ZXG10-BSC™V2.0子复用

单元硬件模块设计

技术文件编号：

（小四）

版本：

（小四）

文件质量等级：

（小四）

共2页

（包括封面）

拟制文峰

审核

会签

标准化

批准

深圳市中兴通讯股份有限公司

1概述2

1.1模块位置2

1.2设计思想2

1.3缩略语2

1.4参考文献2

1.5设计输出2

2单板说明2

3功能与性能描述2

3.1设计目标2

3.2设计实施方案2

4主要元器件应用说明2

5逻辑控制详细说明2

6接口描述2

6.1内部接口描述2

6.2外部接口描述2

7电源设计2

8可靠性、安全性、电磁兼容性设计2

9工艺结构设计2

10单板软件说明2

10.1软件功能描述2

10.2软件接口描述2

11装配说明2

12测试与调试2

13资源要求与进度安排2

13.1资源要求2

13.2进度安排2

14附录2

14.1其它说明2

14.2版本背景介绍2

14.3评审记录2

1概述

ZXG10-BSC™V2.0是为了适应大容量和多种业务的需要而研制的。

其子复用单元（SubchannelMultiplexingUnit）是完成BSC内部远端接口的物理层功能的设备单元。

子复用单元其实就是一种数字中继接口，之所以叫做子复用单元是因为其中业务信道是以子复用的方式传送的，另一个原因是为了尽可能和ZXG10-BSC™V1.0保持一致。

子复用单元在ZXG10-BSC™V2.0系统中是一个选件，不是必须的，只有存在远端模块的情况下才需要它。

子复用单元根据其所在位置与ZXG10-BSC™V2.0的T网的关系，分成近端和远端两种，分别称为近端子复用单元和远端子复用单元。

1.1模块位置

ZXG10-BSC™V2.0的硬件结构框图如下：

其中划粗红线的地方都可以插入子复用单元，子复用单元在T网和外围单元之间进行几乎透明的传输。

子复用单元的中继传输是在近端子复用单元和远端子复用单元之间进行的，因而二者的E1接口是一一对应的（但是作为单元，远端子复用单元和近端子复用单元并不一定具有一一对应的配对关系）。

1.2设计思想

子复用单元的设计遵循以下原则：

1、远端子复用单元的时钟，采取借用交换机的时钟模块的方法。

2、远端子复用单元和近端子复用单元采用相同的背板和机框设计，最大的差别在于时钟模块的有无。

3、子复用单元要能够适应连接TC和连接BIU两种情况。

4、要考虑到适应各种信道容量的情况，尽可能充分利用E1传输线。

5、E1线路接口和A接口、Abis接口的设计保持一致性。

6、SMU的管理者FSPP和NSPP硬件上采用PP的统一版本GPP，依靠背板设置和运行相应的软件来完成其应有的功能。

1.3缩略语

SCUSystemControlUnit系统控制单元

SMUSubchannelMultiplexingUnit子复用单元

FSMUFarendSubchannelMultiplexingUnit远端子复用单元

NSMUNearendSubchannelMultiplexingUnit近端子复用单元

FSPPFarendSubchannelmultiplexingPeripheralProcessor远端子复用外围处理器

NSPPNearendSubchannelmultiplexingPeripheralProcessor近端子复用外围处理器

GPPGeneralPeripheralProcessor通用外围处理器

TICTrunkInterfaceCircuit中继接口电路

SYCKSYnchronousClocKboard同步时钟板

CKIClocKInterfaceboard时钟接口板

BSMUBackplaneofSubchannelMultiplexingUnit子复用单元背板

1.4参考文献

《ZXG10-BSC™V2.0硬件系统总体设计》，赖峥嵘。

1.5设计输出

《ZXG10-BSC™V2.0子复用单元硬件模块设计》。

2单板说明

ZXG10-BSC™V2.0子复用单元（SMU）由以下五种单板组成：

FSPP：

远端子复用外围处理机，远端子复用单元的管理者。

硬件上采用GPP板，一个FSMU有主备各一个FSPP板。

NSPP：

近端子复用外围处理机，近端子复用单元的管理者。

硬件上采用GPP板，一个NSMU有主备各一个NSPP板。

TIC：

中继接口电路，远端子复用单元和近端子复用单元之间的E1接口板。

SYCK：

时钟同步板，远端子复用单元的时钟电路，仅用于远端的情况。

CKI：

时钟接口板，远端子复用单元的BITS时钟引入接口板，仅用于远端的情况。

子复用单元各种单板的物理承载者是BSMU（子复用单元背板）。

3功能与性能描述

3.1设计目标

一个子复用单元要能够提供等价于8条8MHighWay的中继能力，即32条E1接口。

无论远端子复用单元，还是近端子复用单元都采用相同的最大设计容量

3.2设计实施方案

远端子复用单元采用如下结构，SYCK、CKI板的硬件、软件完全借用ZXJ10V10.0：

SYCK给FSPP提供时钟，FSPP最大配置下可以连接8个TIC板（对应于32条E1线）和4组外围处理单元（BIU或TCU）；其中每一TIC板通过一条8MHighWay和FSPP相连，每一外围处理单元通过两条8MHighWay和FSPP相连（物理上通过一条3*8电缆）。

除了BITS时钟外，SYCK的参考时钟来源，根据FSMU的连接对象而发生改变。

当FSMU连接BIU时，参考时钟来自本单元，具体说就是FSPP提供（事实上也是从本单元的E1线上提取的）；而当FSMU连接TCU时，参考时钟则来自（最多两个）AIU，具体说就是由AIPP提供（事实上是从其连接的A接口的E1线上提取的）。

理论上说，一个FSMU的最小配置可以只有一个TIC板、一条E1线路。

但是这种配置是不推荐使用的，因为通信链路缺乏冗余配置。

事实上，一个FSMU的通信链路被设计成以负荷分担的方式固定分配在第1、2个TIC板的第1、2条E1线上。

为保证冗余通信链路在小配置下的通达，TIC板应以两个为一组进行配置，E1线的配置以均匀分担在两个TIC板上的方式进行配置。

近端子复用单元采用如下的结构：

其中DSNI与NSPP之间的连接是2-8条8MHighWay，通过1-4条3*8电缆来连接的。

NSPP和每一TIC之间的连接是一条8MHighWay。

一个NSMU可以连接多个非满配置的FSMU，但二者的实际E1线路之间存在一一对应关系。

4主要元器件应用说明

FSPP和NSPP硬件上由通用外围处理器（GPP）实现，采用MOTOROLA公司的嵌入式处理芯片MPC860实现控制，采用MITEL公司的大容量交换芯片MT90826实现交换；TIC板采用8031单片机做主控，Conexant公司的E1芯片BT8370实现E1接口，和BIU中的TIC采用完全一致的设计。

5逻辑控制详细说明

NSMU模块的主控，由主用的NSPP完成。

NSPP本身，由SCU通过HDLC信道进行控制管理。

HDLC信道的物理承载者是NSMU与T网相连的8MHighWay。

主备NSPP各通过负荷分担的两条64Kbps的HDLC信道与SCU通信。

NSPP的软件版本可以通过HDLC信道从MP下载。

NSMU模块的其他单板（TIC）的管理，由主用的NSPP通过485总线进行。

各板的485地址（共8位）等于其在机框中的板位号（1~27）。

BIPP进行主备倒换时，485总线的管理者也进行相应的倒换。

TIC的软件版本不能进行在线下载。

FSMU模块的主控，由主用的FSPP完成。

FSPP本身，由SCU通过HDLC信道进行控制管理。

HDLC信道的物理承载者是NSMU与T网相连的8MHighWay（通过NSMU和FSMU之间的E1传输线路转发）。

主备FSPP各通过负荷分担的两条64Kbps的HDLC信道与SCU通信。

FSPP的软件版本可以通过HDLC信道从MP下载。

FSMU模块的其他单板（TIC、CYCK、CKI）的管理，由主用的FSPP通过485总线进行。

各板的485地址（共8位）等于其在机框中的板位号（1~27）。

FSMU所在的远端机架各层的二次电源PowerB，也由主用FSPP通过该485总线进行管理，PowerB的485地址（共8位）=A*64+63-2^B，其中A=1表示机框右边的电源板、A=0表示机框左边的电源板，B=机框层数（最下一层B=1，最上一层B=6）。

FSPP进行主备倒换时，485总线的管理者也进行相应的倒换。

TIC的软件版本不能进行在线下载。

6接口描述

6.1内部接口描述

主备NSPP之间，通过4条交叉连接的主备倒换信号完成主备倒换，包括两条板位状态信号和两条主备状态信号。

另外，主备NSPP之间通过一条8MHighWay进行HDLC通信，输入输出的信号都是单极性的。

主备NSPP的其余输入、输出都是直接连在一起的，以达到热备用的目的。

相连接的输出，备用板进行高阻浮空，只有主用板的输出有效——但是，备用NSPP与SCU进行通信的HighWay时隙，主用板必须高阻浮空，让备用板的输出有效。

主备FSPP之间的接口和主备NSPP之间接口比较一致。

NSMU、FSMU内部单板接口，和AIU比较一致。

有单极性的8MHz比特时钟和8KHz帧时钟，从AIPP输出到其他单板，所有TIC共用同一信号线。

AIPP到每一个TIC板有一条8MHighWay的数据线（即一条输入线+一条输出线）。

这些数据线，也都是单极性的。

所有单极性信号都是TTL电平的，单板输入、输出端必须加驱动，能够保证8MHz的开关信号在背板上正确传输1.0m的距离。

为确保信号传输质量，单极性信号的长距离传输必须有类似如下接口电路：

其中，阻尼电阻为10~51欧姆，上下拉电阻为220~1000欧姆，具体阻值在调试时确定。

阻尼电阻必须由输入输出的单板提供，上下拉电阻由输入信号的单板或背板提供。

FSMU中还包含了时钟模块，FSPP和SYCK之间的连接是由时钟板提供的一组8K、8M差分信号。

主备SYCK之间，以及SYCK和CKI之间的接口与ZXJ10V10.0完全一致。

另外，TIC板提供通向NSPP或FSPP的8MHighWay的自检测试工作方式，即在某些特定的时隙实现自环。

TIC板必须由背板提供本板的485地址，也就是板位号。

背板提供485地址的低5位，高3位地址为0。

NSMU内所有单板，通过一条485总线挂在一起。

FSMU内所有单板，也通过一条485总线挂在一起，这条485总线，同时通过跳线接到两侧PowerB的485总线上。

6.2外部接口描述

SMU的外部接口包括两大类：

E1接口和8MHighWay接口。

E1接口在远端子复用单元和近端子复用单元的情况是一样的。

E1电缆插座是设计在背板BSMU上的，其接口信号直接连接到TIC板，每个TIC板可以提供四对同轴电缆插座接口。

8MHighWay接口在远端子复用单元和近端子复用单元的情况是不一样的，但在物理上都采用3*8电缆传送，每条电缆内含两条HighWay。

在近端子复用单元中，8MHighWay与T网相接，传输的是LVDS差分信号，对端接口板是DSNI，一共8条8MHighWay，但是只在头两条HighWay中携带从DSNI来的8K、8M时钟。

在远端子复用单元中，8MHighWay与BIPP或TCPP相接，传输的也是LVDS差分信号；一共也是8条8MHighWay，每一条HighWay都携带从FSPP输出的8K、8M时钟信号。

另外一种外部接口是FSMU中的参考时钟。

一种是输入到CKI的BITS时钟，采用同轴电缆接入背板；另一种是输入到SYCK的差分8K参考时钟，通过3*8电缆引入。

6.3接口信号定义

6.3.1NSPP、FSPP板的接口信号

包括NSPP、FSPP在内的各种PP单板由于功能相近，接口相似，采用统一的硬件设计方法，称为GPP单板。

其两个96芯欧式插座包括以下输入输出信号。

VCC：

电源，+5V。

GND：

地。

（*）HWI00+~HWO09-,8MCLK00+~8MCLK09-,8KCLK00+~8KCLK09-：

10条差分8MbpsHighway，两条输入时钟（8MCLK00+~8MCLK01-,8KCLK00+~8KCLK01-、），八条输出时钟（8MCLK02+~8MCLK09-,8KCLK02+~8KCLK09-）；

（*）HWI10~HWO19：

10条单极性8MbpsHighway数据线（其中包括一条用作主备通讯）；

（*）8MCLKin、8KCLKin、8MCLKout、8KCLKout：

两对单极性时钟线，分别用作输入、输出。

（*）8KREFI0~8KREFI7：

8K参考时钟输入。

（*）8KREFO0+、8KREFO0-、8KREFO1+、8KREFO1-：

8K参考时钟输出。

RS485A、RS485B：

485总线，输入/输出。

MS-STA-IN、MS-STA-OUT、BS-IN、BS-OUT：

主备倒换信号，主备板信号交叉相连。

BT0~BT2：

板类型输入，表示本单板配置成哪种PP：

BIPP——000、TCPP——001、AIPP——010、NSPP——100、FSPP——101。

其中xxx=BT2.BT1.BT0，1表示输入高电平、0表示输入浮空（本板下拉）。

011、110、111三种类型保留。

STA：

板位状态输入——一个PP单元的两个PP中，左为0、右为1。

所有输入输出都是相对本板的。

所有输出信号都提供高阻浮空的能力，以支持热备用。

带（*）的信号组包括Highway和时钟信号，其作用是跟GPP配置成哪种PP相关联的，其他信号是各种配置下都一样的。

信号在96芯背板插座上的安排如下：

DOWN

GND

8MCLK02+

8MCLK02-

GND

8KCLK02+

8KCLK02-

GND

HWO02+

HWO02-

RS485A

RS485B

HWI02+

HWI02-

8KREFO0+

GND

8KREFO0-

8MCLK03+

8MCLK03-

8KREFO1+

GND

8KREFO1-

8KCLK03+

8KCLK03-

BS-IN

GND

MS-STA-IN

HWO03+

HWO03-

BS-OUT

STA

MS-STA-OUT

HWI03+

HWI03-

BT0

BT1

BT2

8MCLK04+

8MCLK04-

8KREFI0

HWI10

HWO10

8KCLK04+

8KCLK04-

8KREFI1

HWI11

HWO11

HWO04+

HWO04-

8KREFI2

HWI12

HWO12

HWI04+

HWI04-

8KREFI3

HWI13

HWO13

8MCLK05+

8MCLK05-

8KREFI4

HWI14

HWO14

8KCLK05+

8KCLK05-

8KREFI5

HWI15

HWO15

HWO05+

HWO05-

8KREFI6

HWI16

HWO16

HWI05+

HWI05-

8KREFI7

HWI17

HWO17

8MCLK06+

8MCLK06-

HWI18

HWO18

8KCLK06+

8KCLK06-

8MCLKin

HWI19

HWO19

HWO06+

HWO06-

8KCLKin

8MCLKout

8KCLKout

HWI06+

HWI06-

8MCLK07+

8MCLK07-

VCC

8KCLK07+

8KCLK07-

VCC

HWO07+

HWO07-

VCC

HWI07+

HWI07-

8MCLK00+

8MCLK00-

8MCLK08+

8MCLK08-

8KCLK00+

8KCLK00-

8KCLK08+

8KCLK08-

HWO00+

HWO00-

HWO08+

HWO08-

HWI00+

HWI00-

HWI08+

HWI08-

8MCLK01+

8MCLK01-

8MCLK09+

8MCLK09-

8KCLK01+

8KCLK01-

8KCLK09+

8KCLK09-

HWO01+

HWO01-

HWO09+

HWO09-

HWI01+

HWI01-

HWI09+

HWI09-

配置成NSPP时，有用的信号线如下：

符号

意义

来自

去向

8MCLK00+、8MCLK00-

HW00上的8M差分比特钟

T网

8KCLK00+、8KCLK00-

HW00上的差分8K帧时钟

T网

8MCLK01+、8MCLK01-

HW01上的差分8M比特钟

T网

8KCLK01+、8KCLK01-

HW01上的差分8K帧时钟

T网

8MCLK02+~8MCLK07+,8MCLK02-~8MCLK07-

HW02~07上的差分8M比特钟

T网

（注：

本板不用，必须在本板将输出高阻浮空）

8KCLK02+~8KCLK07+,8KCLK02-~8KCLK07-

HW02~07上的差分8K帧时钟

T网

（注：

本板不用，必须在本板将输出高阻浮空）

HWI00+~HWI07+、HWI00-~HWI07-

HW00~07的差分数据信号输入

T网

HWO00+~HWO07+、HWO00-~HWO07-

HW00~07的差分数据信号输出

T网

8MCLKout、8KCLKout

HW1x的时钟输出

TIC

HWI10~HWI17

HW10~17的数据信号输入

TIC

HWO10~HWO17

HW10~17的数据信号输出

TIC

8KREFI0~8KREFI7

参考时钟输入

TIC

8KREFO+~8KREF1-

参考时钟输出

网层SYCK

HWI19

HW19的数据信号输入

本单元的另一块PP

HWO19

HW19的数据信号输出

本单元的另一块PP

其余的Highway和时钟信号无用。

配置成FSPP时，有用的信号线如下：

符号

意义

来自

去向

8MCLK00+、8MCLK00-

HW00上的8M差分比特钟

远端SYCK

8KCLK00+、8KCLK00-

HW00上的差分8K帧时钟

远端SYCK

8MCLK01+、8MCLK01-

HW01上的差分8M比特钟

远端SYCK

8KCLK01+、8KCLK01-

HW01上的差分8K帧时钟

远端SYCK

（注：

此时HW00、HW01并不使用，只有时钟引入）

8MCLK02+~8MCLK09+,8MCLK02-~8MCLK09-

HW02~09上的差分8M比特钟

远端的BIPP或者TCPP

8KCLK02+~8KCLK09+,8KCLK02-~8KCLK09-

HW02~09上的差分8K帧时钟

远端的BIPP或者TCPP

HWI02+~HWI09+、HWI02-~HWI09-

HW02~09的差分数据信号输入

四组远端BIPP或者TCPP

HWO02+~HWO09+、HWO02-~HWO09-

HW02~09的差分数据信号输出

四组远端BIPP或者TCPP

8MCLKout、8KCLKout

HW1x的时钟输出

TIC

HWI10~HWI17

HW10~17的数据信号输入

TIC

HWO10~HWO17

HW10~17的数据信号输出

TIC

8KREFI0~8KREFI7

参考时钟输入

TIC

8KREFO+~8KREF1-

参考时钟输出

远端SYCK

HWI19

HW19的数据信号输入

本单元的另一块PP

HWO19

HW19的数据信号输出

本单元的另一块PP

其余的Highway和时钟信号无用。

6.3.2TIC板的输入输出接口

TIC板的输入输出信号包括以下一些：

VCC：

电源，+5V。

GND：

地。

GNDP：

保护地。

LIN0A、LIN0B、LOUT0A、LOUT0B

展开阅读全文