第九章 淀积.docx
《第九章 淀积.docx》由会员分享，可在线阅读，更多相关《第九章 淀积.docx（14页珍藏版）》请在冰豆网上搜索。
第九章淀积
第九章淀积
9.1膜淀积
在制造工艺中，多种不同类型的膜淀积到硅片上。
在某些情况下，这些膜成为器件结构中的一个完整部分，另外一些膜则充当了工艺过程中的牺牲层，并且在后续的工艺中被去掉。
在芯片加工中，膜淀积通常指薄膜，薄膜就是指某一维尺寸（通常是厚度）远远小于另外两维上的尺寸。
因为这些膜很薄以致它们的电学和机械学特性完全不同于同种材料下更厚的膜。
半导体制造中的薄膜淀积是指任何在硅片衬底上物理淀积一层膜的工艺。
这层膜可以是导体、绝缘物质或者半导体材料。
淀积膜可以是二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金属，比如铜和难熔金属（如钨）。
9.1.1薄膜特性
在硅片加工中可以接受的膜必须具备需要的膜特性。
为了满足器件性能的要求，膜一般应具有如下特性：
a）好的厚度均匀性
b）好的台阶覆盖能力
c）填充高的深宽比间隙的能力
d）高纯度和高密度
e）受控制的化学剂量
f）高度的结构完整性和低的膜应力
g）好的电学特性
h）对衬底材料或下层膜好的粘附性
一．厚度均匀性可以接受的薄膜要求厚度均匀性，这意味着薄膜应布满下层材料的各处。
材料的电阻会随着厚度的变化而变化，这是我们不希望看到的。
膜层越薄，就会有更多的缺陷，如针孔等，这会导致膜本身的机械强度降低。
对薄膜而言，我们希望有好的表面平坦度来尽可能减少台阶和缝隙。
二．膜对台阶的覆盖我们期望薄膜在硅片台阶处厚度一致（见图9.1），如果淀积的膜在台阶上过渡的变薄，就容易导致高的膜应力、电短路或者在器件中产生不希望的诱生电荷。
膜的应力要尽可能小，这点很重要，因为应力会导致衬底发生凸起或凹陷的变形。
所有的淀积技术都会在膜中产生应力。
三．高的深宽比间隙深宽比定义为间隙（如槽或孔）的深度和宽度的比值（见图9.2）。
在亚微米尺寸器件的制作中，填充硅片表面上很小的间隙和孔的能力成为最重要的薄膜特性。
对于那些穿过层间介质的通孔，以及用来进行浅槽隔离的槽等，都需要进行有效间隙填充。
高的深宽比的典型值大于3:
1，在某些应用中会达到5:
1甚至更大。
高深宽比的间隙使得难于淀积形成厚度均匀的膜，并且会产生夹断和空洞。
随着高密度集成电路特征尺寸的不断减小，对于高深宽比的间隙可以进行均匀、无空洞的填充淀积工艺显得至关重要。
四．膜纯度和密度高纯度的膜意味着膜中没有那些会影响膜质量的化学元素或者原子。
要避免沾污物（如可动离子沾污）和颗粒。
例如，膜中如果含有氢就会使膜特性蜕化。
膜密度也是膜质量的重要指标，它显示膜层中针孔和空洞的多少。
与无孔的膜相比，一个多孔的膜密度会更低，在一些情况下折射率也更小。
五．化学剂量分析理想的膜要有均匀的组成成分。
在化学反应中随着化学物质的变化，化学剂量分析可以描述反应停止或者平衡后反应物和生成物量的变化。
淀积中发生的化学反应往往比较复杂，得到的膜的组分可能并非要求的组分。
淀积工艺的一个目标是要在反应中有合适数量的分子，以便使淀积得到的膜的组分接近于化学反应方程式对应的组分比例。
六．膜的结构膜的结构很关键，尤其是膜层中晶粒的尺寸。
在淀积工艺中，淀积物趋向聚集并生成晶粒。
如果膜层中晶粒大小变化，膜的电学和机械学特性会变化，这将影响膜的长期可靠性，尤其是电迁徙。
膜生长中会产生不希望的应力使硅片衬底变形，导致膜开裂、分层或者空洞的形成。
七．膜的粘附性为了避免薄膜分层和开裂，薄膜对衬底材料要有好的粘附性。
开裂的膜会导致膜表面粗糙，杂质也可以穿过膜。
对于起隔离作用的膜，开裂会导致电短路或者漏电流。
薄膜对表面的粘附性由表面洁净程度、薄膜能与之合金的材料类型等因素决定。
金属铬、钛、钴都因为他们的粘附性而非常有用。
为了获得器件结构的全面电学和机械学完整性，多层金属化中膜优良的粘附性非常重要。
在淀积过程以及后续的工艺过程中都是如此。
9.1.2薄膜生长
淀积膜的过程有三个不同的阶段。
第一步是晶核形成，成束的稳定小晶核形成，这一步发生在起初少量原子或分子反应物结合起来，形成附着在硅片表面的分离的小膜层的时候。
晶核直接形成于硅片表面，是薄膜进一步生长的基础。
第二步聚集成束，也称为岛生长。
这些随机方向的岛束依照表面的迁移率和束密度来生长。
岛束不断生长，直到第三步即形成连续的膜，这些岛束汇集合并形成固态的薄层并延伸铺满衬底表面。
见图9.3。
独立的岛束在遇到相邻岛束之前，其大小取决于衬底表面的反应物的移动速率以及反应核的密度。
高的表面速率或低的成核速度会促进相对大的岛束的形成，另一方面，低的表面速率和高的成核速率会导致短程无序的无定形膜的生长。
低的淀积温度通常会导致无定形膜的生成，这是因为低的热能会减低反应物在表面的速率。
淀积的膜可以是无定形、多晶的或者单晶的。
在半导体应用中这三种膜都会被用到。
起隔离作用的膜或金属膜通常是无定形或多晶的，在氧化层上淀积的硅是多晶的，在单晶硅片衬底上淀积可以形成单晶膜。
9.1.3膜淀积技术
硅片表面的淀积物会在硅片上形成一层连续的薄膜。
形成膜的物质来自一个外部的源，可以是气体源通过化学反应生成膜材料，也可以是固态的靶源。
在半导体器件制造工艺中，薄膜淀积工艺已经成为最普通、最重要的工艺。
在硅片衬底上淀积薄膜有多种技术。
其中主要的淀积方法可分为化学工艺和物理工艺。
见表9.1。
本章主要介绍用化学气相淀积（CVD）、外延和旋涂绝缘介质（SOD）方法来淀积绝缘薄膜。
9.2化学气相淀积
9.2.1化学气相淀积（CVD）化学过程
CVD过程有5种基本的化学反应：
1．高温分解：
通常在无氧的条件下，通过加热化合物分解（化学键断裂）；
2．光分解：
利用辐射使化合物的化学键断裂分解；
3．还原反应：
反应物分子和氢发生的反应；
4．氧化反应：
反应物原子或分子和氧发生的反应；
5．氧化还原反应：
反应3与4的组合，反应后形成两种新的化合物。
在上述5种基本反应中，有一些特定的CVD反应用来在硅片衬底上淀积膜。
对于某种特定反应的选择通常要考虑到淀积温度、膜的特性以及加工中的问题等因素。
9.2.2CVD反应
化学气相淀积工艺反应发生在硅片表面或者非常接近表面的区域，这是一种异类反应（也叫表面催化）。
某些反应会在硅片表面的上方较高区域发生，这称为同类反应。
同类反应是要避免的，因为反应生成物会形成束状物，这会导致反应物粘附性差、低密度和高缺陷。
在CVD工艺中，需要异类反应来生成高质量的膜。
一．CVD反应步骤基本的化学气相淀积反应包含8个主要步骤，以解释反应的机制。
步骤总结如下，并参见图9.4。
1．气体传输至淀积区域：
反应气体从反应腔入口区域流动到硅片表面的淀积区域；
2．膜先驱物的形成：
气体反应导致膜先驱物（将组成膜最初的原子和分子）和副产物的形成；
3．膜先驱物附着在硅片表面：
大量的膜先驱物输运到硅片表面；
4．膜先驱物粘附：
膜先驱物粘附在硅片表面；
5．膜先驱物扩散：
膜先驱物向膜生长区域的表面扩散；
6．表面反应：
表面化学反应导致膜淀积和副产物的生成；
7．副产物从表面移除：
吸附（移除）表面反应的副产物；
8．副产物从反应腔移除：
反应的副产物从淀积区域随气流流动到反应腔出口并排出。
二．速度限制阶段CVD反应的时间长短很重要，温度升高会促进表面反应速度的增加，反应速度最慢的阶段将决定整个淀积过程的速度。
CVD反应的速率不可能超越反应气体从主气体流传输到硅片表面的速率。
即使升高温度也会如此，这称为质量传输限制淀积工艺。
无论温度如何，传输到硅片表面加速反应的反应气体的量都不足。
正因为如此，需要加速的高温高压CVD工艺通常是质量传输限制的。
在更低的反应温度和压力下，由于只有更少的能量来驱动表面反应，表面反应速度会降低。
最终，反应物到达硅片表面的速度将超过表面化学反应的速度。
在这种情况下，淀积速度是受反应速度限制的。
三．CVD气流动力学所谓气体流动，指的是反应气体输送到硅片表面的反应区域（见图9.5）。
从分子水平来讲，这要求有足够量的分子在合适的时间到达合适的反应区域。
CVD气体流动的主要因素包括，反应气体从主气体流中到硅片表面的输送以及在表面的化学反应速度。
在硅片表面的很小区域里，由于摩擦力的作用，气体流动为零或者接近零，这导致产生了一个气体流动边界层，距离表面越远气流速率越大，在足够远处气体达到了某一平均气流速度，这一速度可以代表CVD反应腔中主气流的平均速度。
如果边界层范围很窄，那么在接近硅片表面区域可认为边界层是不动的，也称为停滞层（参看图9.6）。
停滞层的大小会影响到不同类型CVD反应的设计。
四．CVD反应中的压力如果CVD发生在低压下，反应气体通过边界层到达表面的扩散作用会显著增加。
这会增加反应物到衬底的输运（也会加强从衬底移除反应副产物的作用）。
在CVD反应中低压的作用就是使反应物更快地到达衬底表面。
这种情况下，速度限制步骤成为表面的反应，即在较低压下CVD工艺是反应速度限制的。
这意味着在反应腔中硅片可以间隔很近地纵向叠堆起来，因为反应物从主气流到硅片的输运并不影响整步工艺。
五．CVD过程中的掺杂CVD淀积过程中，在SiO2中掺入杂质对硅片加工来说很重要。
例如，在淀积SiO2的过程中，反应气体中加入PH3后，会形成磷硅玻璃（由P2O5和SiO2的混合物共同组成）。
称为PSG。
而用乙硼烷（B2H6）替代磷烷（PH3），就可得到硼硅玻璃（BSG）。
在SiO2中掺入氟，就得到了氟硅玻璃（FSG）。
它作为第一代低k值淀积材料被用在0.18µm器件上。
六．氧化硅掺杂和硅掺杂需要指出氧化硅掺杂不同于硅掺杂。
对硅掺杂，在一个单晶向结构中，在杂质和硅原子之间会发生释放电子或者接受电子。
淀积的氧是一种无定型的晶体结构，杂质不接受或者释放电子。
杂质可以调整SiO2的物理特性，例如限制可动离子的能力。
9.3CVD淀积系统
有多种类型系统来淀积绝缘介质和金属膜层。
一些系统可以用一炉同时淀积许多硅片。
然而，目前在硅片生产中采用的最先进的淀积系统是单一硅片工艺。
各种类型的CVD反应器及其主要特点列于表9.2。
9.3.1APCVD
APCVD发生在质量输运限制区域。
在任何给定时间，在硅片表面不可能有足够的气体分子供发生反应。
因此，反应器设计必须保证有适量的反应物到达系统中的每片硅片。
因为用到了不充足的反应气体，基本的系统设计应该不允许反应减慢。
由于反应在常压下进行，反应器设计能够相对简单并允许高的淀积速度。
图9.7是两种不同类型的连续工艺APCVD系统。
这些设备采用一条带或者传输装置来传送硅片通过流动在反应器中部的反应气体。
连续工艺APCVD系统有高的设备产量、优良的均匀性以及制造大直径硅片的能力。
APCVD最经常的应用是淀积SiO2和掺杂的氧化硅。
传统上这些膜通常作为层间介质、保护性覆盖物或者表面平坦化。
APCVD的问题是：
高的气体消耗，并且需要经常清洁反应腔。
由于膜也会淀积到传送装置上，因而传送带装置也需要洁净处理（可以是原位洁净，或是在使用中洁净）。
APCVD淀积的膜通常台阶覆盖能力差。
9.3.2LPCVD
与APCVD相比，LPCVD系统有更低的成本、更高的产量及更好的膜性能，因此应用更为广泛。
LPCVD通常在中等真空度下（约0.1~5托）。
LPCVD的反应腔通常是反应速度限制的。
在这种减压条件下，增加反应气体分子扩散以便到达硅片的气体质量传输不再限制反应的速度。
基于这种传输状态，反应器内的气流条件并不重要，允许反应腔设计优化以得到更高的产量。
只要严格控制温度，就可以在大量硅片表面淀积均匀的膜。
不同于APCVD的是，LPCVD反应中的边界层由于低压的缘故，距离硅片表面更远。
边界层的分子密度低，使得进入的气体分子很容易通过这一层扩散，使硅片表面接触足够的反应气体分子。
这解释了LPCVD反应是反应速度而不是反应物的供给限制了淀积速度。
而且，LPCVD过程中会发生大量碰撞，淀积的材料会无序撞击硅片表面。
这有助于在高的深宽比的台阶和沟槽上覆盖填充均匀的膜。
一般来说，LPCVD具有优良的台阶覆盖能力。
LPCVD的应用有：
SiO2（做层间介质、浅槽隔离的填充物和侧墙等）；氮化硅（做钝化保护层或掩膜材料）；多晶硅（做栅电极或电阻）；氧化氮化硅（兼有氧化硅和氮化硅的优点，改善了热稳定性、抗断裂能力、降低膜应力）。
由于LPCVD反应通常是热壁的，颗粒淀积在反应器的内壁上（见图9.8）。
通过减小气相反应物的分压，尽量减少这些淀积物。
热壁反应需要周期性的维护来去除反应腔内的颗粒。
对于大量硅片的LPCVD反应，当气体沿着反应腔传输时会发生气体耗尽。
这会导致反应速度的降低。
调整反应器的温度，使沿气体入口到出口方向的温度有略微升高，可以补偿由于气体浓度不均匀造成的速度差异。
9.3.3等离子体辅助CVD
等离子体辅助CVD包括等离子体增强CVD（PECVD）和高密度等离子体CVD（HDPCVD）。
它们都是依赖于等离子体的能量和热能来触发并维持CVD淀积所需的化学反应，是由表面反应速度限制的。
在CVD过程中使用等离子体的好处是：
●更低的工艺温度（250~450℃）
●对高的深宽比间隙有好的填充能力（用HDPCVD）
●淀积的膜对硅片有优良的粘附能力
●高的淀积速率
●少的针孔和空洞，因而有高的膜密度
●工艺温度低，因而应用范围广
在真空腔中施加射频功率使气体分子分解，被激发的分子具有化学活性很容易与其他原子键合形成粘附在硅片表面的膜。
PECVD是冷壁等离子体反应，硅片被加热到较高温度而其他部分未被加热。
冷壁反应产生的颗粒更少。
气态的副产物通过真空泵系统排出。
HDPCVD是最新发展起来的一项技术，等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。
它的主要优点是可以在较低的淀积温度下，制备出能够填充高深宽比间隙的膜。
9.4介质及其性能
在不同膜层中应用的介质材料会直接影响到芯片的性能。
介质的两个重要方面是介电常数和器件隔离。
9.4.1介电常数
非导电材料的介电常数是指材料在电场影响下存储电势能的有效性，也就是代表隔离材料作为电容的能力。
最低的k值为1，代表空气。
高k介质可以存储更多的电能。
热生长SiO2的k值大约是3.9。
PECVDSiO2的k值大约是4.1~4.3。
一．低k介电常数（k<2.5）掺杂SiO2通常是最普通的层间介质。
减小绝缘介质的k值，可以减少相邻导线间的电耦合损失，这是因为绝缘介质存储更少的电场并因此花更短的时间来充电，从而提高金属导线的传导速率。
对于金属线间隔很近的小尺寸器件，随着线宽减小，导体和介质的电耦合效应会增加，用低k值材料可以补偿这一点。
线电容C正比与绝缘介质材料的k值。
低k值的绝缘介质可以减小芯片总的互连电容，减小RC信号延迟，提高芯片性能，降低功耗。
应用低k材料并辅以低电阻金属连线会给ULSI互连系统带来性能上的优化。
用k值更低的介质材料取代掺杂SiO2作为中间介质材料目前正在进行研究。
低k值绝缘介质的要求是：
电学：
低介电常数，低介电损失，低的漏电流，高可靠性。
机械学：
好的粘附性，低的收缩性，抗开裂，低应力，好的硬度。
热学：
热稳定性，低的热扩散系数，高导热。
化学：
耐酸和碱，选择腐蚀，低杂质，无侵蚀，低湿气吸收，可接受的存储寿命。
工艺：
图形制作，好的间隙填充能力，平坦化，低的针孔，少的颗粒。
金属化：
低的接触电阻，低的电子迁移，低的应力，光滑表面，与势垒金属兼容。
目前研究的比较多的低k值的绝缘介质有：
氟化非晶碳薄膜、含氟氧化硅、聚对苯二甲基、干凝胶、聚四氟乙烯、纳米多孔二氧化硅薄膜、SiCOH薄膜等。
二．高k介电常数（k>10）现在对高k介电常数材料也研究的非常多。
这主要是为了在DRAM存储器中的应用以及最终取代超薄栅氧。
DRAM存储单元的设计采用了复杂的叠层电容结构，如果用高k介电常数材料替代传统的SiO2/SiNx结构，就可获得更简单的叠层结构而降低制作成本。
那么在小于0.1微米的器件中，栅氧的厚度只有几个埃或十几个埃，隧穿电流会成为一个严重的问题，这需要有新的高k栅介质材料。
目前研究的比较多的高k值的绝缘介质有：
Si3N4，SiOxNy；ⅤB族金属氧化物Ta2O5；ⅣB族金属氧化物TiO2，ZrO2，HfO2；Al2O3；ⅢB族金属氧化物Y2O3，La2O3，Pr2O3，Gd2O3，Er2O3，CeO2等。
9.4.2器件隔离
MOS器件制造中的器件隔离技术为硅片上的器件提供了电学隔离。
隔离技术用来减少或消除在MOS平面制造中的寄生场效应晶体管。
隔离技术必须适应不同器件技术间的等比例缩小。
这意味着对于高性能IC，用于器件隔离的间隔正在缩小。
局部氧化（LOCOS）
对于特征尺寸为0.35µm以及更大的器件，传统上采用硅的局部氧化技术来隔离。
该技术采用图形化的Si3N4岛来定义氧生长的区域。
限制LOCOS隔离在特征尺寸小于或等于0.25µm工艺中应用的主要因素是硅氧化过程中氧的侧向生长，侧向生长为最小面积和可获得的表面形貌增加了天然的限制。
浅槽隔离（STI）
在0.25µm和以下的工艺中，浅槽隔离技术被广泛应用。
该技术是用干法刻蚀在硅片表面刻出一定深度的沟，这些沟有直的测墙和圆角。
再用CVD淀积SiO2填充这些沟，并用CMP来平坦化。
STI取代LOCOS的原因有如下几点：
1）更有效的器件隔离的需要，尤其是对DRAM器件而言；2）对晶体管隔离而言，表面积显著减小；3）超强的闩锁保护能力；4）对沟道没有侵蚀；5）与CMP的兼容。
9.5旋涂绝缘介质
有许多低k绝缘介质采用硅片旋涂的方法，称为旋涂绝缘介质（SOD）。
SOD技术较CVD工艺更为经济。
大多数SOD应用采用标准的旋转涂胶机旋涂介质，并采用普通的炉管。
表9.3给出了一个旋涂介质并形成膜的大致工艺。
新的低k材料更不易吸潮，有更好的抗开裂性。
基于这些特点，不需要掩蔽氧化层而直接用单层淀积就可以接受了。
然而，在某些情况下，需要能促进粘附的材料。
9.6外延
外延就是在单晶衬底上淀积一层薄的单晶层（见图9.9）。
新淀积的这层称为外延层。
外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层掺杂厚度、浓度、轮廓，而这些因素是与硅片衬底无关的。
这种控制可以通过外延生长过程中的掺杂来实现。
外延层还可以减少CMOS器件中的闩锁效应。
在外延淀积过程中，可能发生不希望的掺杂不均匀现象。
因为轻掺杂外延层通常生长在重掺杂衬底上，外延层会发生自掺杂现象。
这种现象发生在掺杂杂质从衬底蒸发，或者是由于淀积过程中氯对硅片表面的腐蚀而自发进行。
这些杂质进入气流并导致不希望的外延掺杂。
另外的不规则掺杂形式是衬底作为掺杂杂质源扩散到外延层。
这成为外扩散。
自掺杂和外扩散都能影响杂质在衬底和外延层之间形成过渡，导致杂质分布不如预想的那样陡。
如果膜和衬底的材料相同（例如硅衬底上长硅膜），这样的膜生长称为同质外延。
膜材料与衬底材料不一致的情况（例如硅衬底上长氧化铝）较少，称为异质外延。
9.6.1外延生长的方法
外延硅通常采用CVD淀积系统。
外延生长前，必须清除硅片表面的自然氧化层、残余的有机杂质和金属杂质以获得完美的表面。
在外延淀积过程中，气体反应产生的原子撞击到硅片表面并移动直至在适当位置与硅片表面的原子键合。
这种方式使外延层和衬底有相同的结晶方式。
可以采用多种方法在硅片表面生长单晶层，包括固相、液相、气相以及分子束外延。
在IC制造中一般采用三种外延方法：
一．气相外延（VPE）
硅片制造中最常用的硅外延方法是气相外延。
在温度为800~1150℃的硅片表面通过含有所需化学物质的气体化合物，就可以实现气相外延。
高温获得的热提供了驱动在硅片表面发生的化学反应所需的能量。
高温也可保证外延层的晶体完整性。
这个过程可以参见图9.10。
典型的外延反应设备有以下几部分构成：
气体分布系统、反应管、支撑并加热硅片的基座、控制系统、尾气系统。
在气体分布系统中为了严格控制气体流动到反应腔，要用到质量流动控制器和真空阀。
基座一般用石墨或者覆盖着碳化硅或氮化硅的多晶硅制成，它必须足够结实，不与反应物和反应产物发生反应。
二．金属有机CVD（MOCVD）
另一种外延生长方法通常称为金属有机CVD，它可以指淀积金属以及氧化物的多晶或无定型膜。
MOCVD是VPE的一种，由于没有合适的气体源，通常不用做硅外延。
它被用来淀积化合物半导体外延层，例如在低温下用有机金属源淀积Ⅲ-Ⅴ族化合物GaAs。
随着VPE的进行，需要的化合物材料输运到加热的硅片表面并发生复杂的化学反应。
MOCVD也被研究用来为未来的IC制造淀积有机低k绝缘介质。
三．分子束外延（MBE）
分子束外延是用来淀积GaAs异质外延层并可达到原子分辨率的一种主要方法。
也被用来在硅片衬底上淀积硅并能严格控制外延层厚度和掺杂的均匀性。
MBE需要高真空条件，典型情况下会用到高真空低温泵。
反应温度为500~900℃。
大多数MBE系统通过聚焦的电子束源产生的电磁场使硅原子蒸发以得到外延反应所需的硅反应原子。
这类似于真空蒸发淀积。
硅原子束离开硅源，流动通过排泄腔体，不会碰撞并淀积在单晶硅片表面。
更新的方法是通过低速流动的气体源输运硅原子。
9.7CVD质量测量
CVD质量测量总结在表9.4中。
（表中有图9.11）
升级会员 