mosfet并联设计及研究.docx
《mosfet并联设计及研究.docx》由会员分享，可在线阅读，更多相关《mosfet并联设计及研究.docx（13页珍藏版）》请在冰豆网上搜索。
mosfet并联设计及研究
电力电子技术课程设计
班级：
学号：
姓名：
指导老师：
***
扬州大学水利与能源动力工程学院
电气工程及其自动化
第一章课题要求
一、课程设计的目的
1进一步熟悉和掌握电力电子原器件的特性；
2进一步熟悉和掌握电力电子电路的拓扑结构和工作原理
3掌握电力电子电路设计的基本方法和技术，掌握有关电路参数设计方法；
4培养对电力电子电路的性能分析的能力；
5培养撰写研究设计报告的能力。
通过对一个电力电子电路的初步设计，巩固已学的电力电子技术课程设计知识，提高综合应用能力，为今后从事电力电子装置的设计工作打下基础。
二、课程设计报告的要求
1、题目：
MOSFET并联的设计及研究
2、课程设计的内容
1主电路方案确定
2绘制电路原理图、分析理论波形
3器件额定参数的计算
4建立仿真模型并进行仿真实验
5电路性能分析：
输出波形、器件上波形、参数的变化、谐波分析、故障分析等
第二章MOS管工作原理及介绍
2.1MOS管种类和结构
mos管是金属（metal）—氧化物（oxid—半导体（semiconductor）场效应晶体管，或者称是金属—绝缘体（insulator）—半导体。
MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。
在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。
这样的器件被认为是对称的。
2.2定义
双极型晶体管把输入端电流的微小变化放大后，在输出端输出一个大的电流变化。
双极型晶体管的增益就定义为输出输入电流之比（beta）。
另一种晶体管，叫做场效应管（FET），把输入电压的变化转化为输出电流的变化。
FET的增益等于它的transconductance，定义为输出电流的变化和输入电压变化之比。
市面上常有的一般为N沟道和P沟道，详情参考右侧图片（N沟道耗尽型MOS管）。
而P沟道常见的为低压Mos管。
场效应管的名字也来源于它的输入端（称为gate）通过投影一个电场在一个绝缘层上来影响流过晶体管的电流。
事实上没有电流流过这个绝缘体，所以FET管的GATE电流非常小。
最普通的FET用一薄层二氧化硅来作为GATE极下的绝缘体。
这种晶体管称为金属氧化物半导体（MOS）晶体管，或,金属氧化物半导体场效应管（MOSFET）。
因为MOS管更小更省电，所以他们已经在很多应用场合取代了双极型晶体管。
2.3详细介绍
首先考察一个更简单的器件——MOS电容——能更好的理解MOS管。
这个器件有两个电极，一个是金属，另一个是extrinsicsilicon（外在硅），他们之间由一薄层二氧化硅分隔开。
金属极就是GATE，而半导体端就是backgate或者body。
他们之间的绝缘氧化层称为gatedielectric（栅介质）。
图示中的器件有一个轻掺杂P型硅做成的backgate。
这个MOS电容的电特性能通过把backgate接地，gate接不同的电压来说明。
MOS电容的GATE电位是0V。
金属GATE和半导体BACKGATE在WORKFUNCTION上的差异在电介质上产生了一个小电场。
在器件中，这个电场使金属极带轻微的正电位，P型硅负电位。
这个电场把硅中底层的电子吸引到表面来，它同时把空穴排斥出表面。
这个电场太弱了，所以载流子浓度的变化非常小，对器件整体的特性影响也非常小。
当MOS电容的GATE相对于BACKGATE正偏置时发生的情况。
穿过GATEDIELECTRIC的电场加强了，有更多的电子从衬底被拉了上来。
同时，空穴被排斥出表面。
随着GATE电压的升高，会出现表面的电子比空穴多的情况。
由于过剩的电子，硅表层看上去就像N型硅。
掺杂极性的反转被称为inversion，反转的硅层叫做channel。
随着GATE电压的持续不断升高，越来越多的电子在表面积累，channel变成了强反转。
Channel形成时的电压被称为阈值电压Vt。
当GATE和BACKGATE之间的电压差小于阈值电压时，不会形成channel。
当电压差超过阈值电压时，channel就出现了。
MOS电容：
（A）未偏置（VBG=0V），（B）反转（VBG=3V），（C）积累（VBG=-3V）。
正是当MOS电容的GATE相对于backgate是负电压时的情况。
电场反转，往表面吸引空穴排斥电子。
硅表层看上去更重的掺杂了，这个器件被认为是处于accumulation状态了。
MOS电容的特性能被用来形成MOS管。
Gate，电介质和backgate保持原样。
在GATE的两边是两个额外的选择性掺杂的区域。
其中一个称为source，另一个称为drain。
假设source和backgate都接地，drain接正电压。
只要GATE对BACKGATE的电压仍旧小于阈值电压，就不会形成channel。
Drain和backgate之间的PN结反向偏置，所以只有很小的电流从drain流向backgate。
如果GATE电压超过了阈值电压，在GATE电介质下就出现了channel。
这个channel就像一薄层短接drain和source的N型硅。
由电子组成的电流从source通过channel流到drain。
总的来说，只有在gate对source电压V超过阈值电压Vt时，才会有drain电流。
在对称的MOS管中，对source和drain的标注有一点任意性。
定义上，载流子流出source，流入drain。
因此Source和drain的身份就靠器件的偏置来决定了。
有时晶体管上的偏置电压是不定的，两个引线端就会互相对换角色。
这种情况下，电路设计师必须指定一个是drain另一个是source。
Source和drain不同掺杂不同几何形状的就是非对称MOS管。
制造非对称晶体管有很多理由，但所有的最终结果都是一样的。
一个引线端被优化作为drain，另一个被优化作为source。
如果drain和source对调，这个器件就不能正常工作了。
晶体管有N型channel所有它称为N-channelMOS管，或NMOS。
P-channelMOS（PMOS）管也存在，是一个由轻掺杂的N型BACKGATE和P型source和drain组成的PMOS管。
如果这个晶体管的GATE相对于BACKGATE正向偏置，电子就被吸引到表面，空穴就被排斥出表面。
硅的表面就积累，没有channel形成。
如果GATE相对于BACKGATE反向偏置，空穴被吸引到表面，channel形成了。
因此PMOS管的阈值电压是负值。
由于NMOS管的阈值电压是正的，PMOS的阈值电压是负的，所以工程师们通常会去掉阈值电压前面的符号。
一个工程师可能说，“PMOSVt从0.6V上升到0.7V”，实际上PMOS的Vt是从-0.6V下降到-0.7V。
第三章ＭＯＳＦＥＴ的并联设计
3.1ＭＯＳ管并联的作用
单个MOSFET的导通电流很小,为获得大的电流容量,通常采取多个MOSFET管并联的方式,进而获得较大的功率。
因而,并联MOSFET适合于在低电压、大电流下工作。
MOSFET的漏电流具有负温度系数,具有自动均流和均温作用。
理论上并联时无需使用平衡各器件电流的限流电阻和温度补偿电路,但由于MOSFET自身参数及电路参数不匹配,将导致器件并联应用时出现电流分配不均的问题,严重时会导致MOSFET过载而损坏。
3.2影响并联均流的因素
功率MOSFET的并联应用中,最为关键的是固体器件之间稳态和暂态电流的平衡问题。
1.1 稳态均流问题
稳态指功率MOSFET管已经结束其开通过程,并进入稳定导通的工作状态。
影响静态电流分配的主要因素是MOSFET的导通电阻Rds（on）,当并联连接的各器件导通电阻不匹配时,流过的电流与导通电阻成反比,Rds（on）最小的器件将流过最大的电流,造成静态漏极电流的不均衡。
但由于Rds（on）具有正温度系数,分流较大的器件会因为电流的热效应结温升高,使得Rds（on）增大,又使电流下降,这样自动调节补偿能力可以抑制电流分配的不均。
因而,在高频情况下着重解决暂态均流的问题。
1.2 暂态均流问题
暂态电流不仅指开通和关断器件的电流,还指窄脉冲和占空比小的峰值电流。
直接影响暂态均流特性的器件参数包括开启电压Vgs（TH）、输入电容Ciss和跨导gm。
并联时由于两管开启电压不同,两管的分流比也有所不同。
一般来说,开启电压较小的管子先开通,但稳态时一致,同时关断。
这是因为功率MOSFET器件的漏电流具有负温度系数,典型值近似为-5mV/℃;开启电压随温度的增加而下降,当Id增大时,各管就自动均流了。
Id与栅源电压之间的关系能准确地反应出开通与关断过程中均流的程度,即跨导。
可以用下式表示:
gm=ΔId/ΔVgsPowerMOSFET在导通及截止的过程中工作在线性区,因此传导的大小与导通和截止过程中所能流经PowerMOSFET的最大电流有关,亦即:
Id=（Vgs-Vth）gm。
由此可见,跨导大的管子先导通,且完全导通后承担的电流多,这样会导致局部电流不平衡而过载。
但是由于垮导也随温度的增加而下降,温度系数为-2,因而一定程度上也能缓和电流的不平衡。
理想的状态是并联的MOSFET管栅源电压能同时上升或下降,即使上升或下降的跨导曲线完全吻合,而实际上,追求完全的一致是很困难的,因而在使用时要选择参数分散性尽可能小,转移特性基本一致的管子,并使其工作在安全区域之内。
输入电容Ciss对开关通断时间有严重的影响,不匹配会导致两管的栅极电压到达开启电压的时间不同,而在关断时大的管子放电时间较长,造成开关时电流分配不均衡而出现故障。
可以通过调节栅极电阻来缓解这一状况。
影响暂态均流的主要电路参数有栅极去耦电阻（Rg）、栅极引线电感（Lg）、漏极引线电感（Ld）、源极引线电感（Ls）等。
MOSFET的电路结构也会对电流的均匀分配有一定的影响。
在高频电路中,动态过程的分析相当复杂,通常用仿真实验来解决。
3.3MOSFET驱动电阻的选择
等效驱动电路：
L为PCB走线电感，根据他人经验其值为直走线1nH/mm，考虑其他走线因素，取L=Length+10（nH），其中Length单位取mm。
Rg为栅极驱动电阻，设驱动信号为12V峰值的方波。
Cgs为MOSFET栅源极电容，不同的管子及不同的驱动电压时会不一样，这儿取1nF。
VL+VRg+VCgs=12V
令驱动电流
得到关于Cgs上的驱动电压微分方程：
用拉普拉斯变换得到变换函数：
这是个3阶系统，当其极点为3个不同实根时是个过阻尼震荡，有两个相同实根时是临界阻尼震荡，当有虚根时是欠阻尼震荡，此时会在MOSFET栅极产生上下震荡的波形，这是我们不希望看到的，因此栅极电阻Rg阻值的选择要使其工作在临界阻尼和过阻尼状态，考虑到参数误差实际上都是工作在过阻尼状态。
根据以上得到
，因此根据走线长度可以得到Rg最小取值范围。
分别考虑20m长m和70mm长的走线：
L20=30nH，L70=80nH，则Rg20=8.94Ω，Rg70=17.89Ω，
以下分别是电压电流波形：
驱动电压：
驱动电流：
可以看到当Rg比较小时驱动电压上冲会比较高，震荡比较多，L越大越明显，此时会对MOSFET及其他器件性能产生影响。
但是阻值过大时驱动波形上升比较慢，当MOSFET有较大电流通过时会有不利影响。
此外也要看到，当L比较小时，此时驱动电流的峰值比较大，而一般IC的驱动电流输出能力都是有一定限制的，当实际驱动电流达到IC输出的最大值时，此时IC输出相当于一个恒流源，对Cgs线性充电，驱动电压波形的上升率会变慢。
电流曲线就可能如左图所示（此时由于电流不变，电感不起作用）。
这样可能会对IC的可靠性产生影响，电压波形上升段可能会产生一个小的台阶或毛刺。
一般IC的PWMOUT输出如左图所示，内部集成了限流电阻Rsource和Rsink，通常Rsource>Rsink，具体数值大小同IC的峰值驱动输出能力有关，可以近似认为R=Vcc/Ipeak。
一般IC的驱动输出能力在0.5A左右，因此Rsource在20Ω左右。
由前面的电压电流曲线可以看到一般的应用中IC的驱动可以直接驱动MOSFET，但是考虑到通常驱动走线不是直线，感量可能会更大，并且为了防止外部干扰，还是要使用Rg驱动电阻进行抑制。
考虑到走线分布电容的影响，这个电阻要尽量靠近MOSFET的栅极。
关于Rg、L对于上升时间的影响：
（Cgs=1nF，VCgs=0.9*Vdrive）
TR（nS）
19
49
230
20
45
229
Rg（ohm）
10
22
100
10
22
100
L（nH）
30
30
30
80
80
80
可以看到L对上升时间的影响比较小，主要还是Rg影响比较大。
上升时间可以用2*Rg*Cgs来近似估算，通常上升时间小于导通时间的二十分之一时，MOSFET开关导通时的损耗不致于会太大造成发热问题，因此当MOSFET的最小导通时间确定后Rg最大值也就确定了
，一般Rg在取值范围内越小越好，但是考虑EMI的话可以适当取大。
以上讨论的是MOSFETON状态时电阻的选择，在MOSFETOFF状态时为了保证栅极电荷快速泻放，此时阻值要尽量小，这也是Rsink通常为了保证快速泻放，在Rg上可以并联一个二极管。
当泻放电阻过小，由于走线电感的原因也会引起谐振（因此有些应用中也会在这个二极管上串一个小电阻），但是由于二极管的反向电流不导通，此时Rg又参与反向谐振回路，因此可以抑制反向谐振的尖峰。
这个二极管通常使用高频小信号管1N4148。
实际使用中还要考虑MOSFET栅漏极还有个电容Cgd的影响，MOSFETON时Rg还要对Cgd充电，会改变电压上升斜率，OFF时VCC会通过Cgd向Cgs充电，此时必须保证Cgs上的电荷快速放掉，否则会导致MOSFET的异常导通。
3.4泄放电阻的作用
一是为场效应管提供偏置电压；二是起到泻放电阻的作用：
保护栅极G-源极S；
第一个作用好理解，这里解释一下第二个作用的原理——保护栅极G-源极S：
场效应管的G-S极间的电阻值是很大的，这样只要有少量的静电就能使他的G-S极间的等效电容两端产生很高的电压，如果不及时把这些少量的静电泻放掉，他两端的高压就有可能使场效应管产生误动作，甚至有可能击穿其G-S极；这时栅极与源极之间加的电阻就能把上述的静电泻放掉，从而起到了保护场效应管的作用。
看一个具体的例子：
MOS管在开关状态工作时，Q1、Q2是轮流导通，MOS管栅极在反复充、放电状态，如果在此时关闭电源，MOS管的栅极就有两种状态：
一种是放电状态，栅极等效电容没有电荷存储；另一个是充电状态，栅极等效电容正好处于电荷充满状态，如下图a所示。
虽然电源切断，此时Q1、Q2也都处于断开状态，电荷没有释放的回路，但MOS管栅极的电场仍然存在（能保持很长时间），建立导电沟道的条件并没有消失。
这样在再次开机瞬间，由于激励信号还没有建立，而开机瞬间MOS管的漏极电源（V1）随机提供，在导电沟道的作用下，MOS管立刻产生不受控的巨大漏极电流Id，引起MOS管烧坏。
为了避免此现象产生，在MOS管的栅极对源极并接一只泄放电阻R1，如下图b所示，关机后栅极存储的电荷通过R1迅速释放，此电阻的阻值不可太大，以保证电荷的迅速释放，一般在五千欧至数十千欧左右。
灌流电路主要是针对MOS管在作为开关营运用时其容性的输入特性，引起“开”、“关”动作滞后而设置的电路，当MOS管作为其他用途，例如线性放大等应用时，就没有必要设置灌流电路。
第四章主电路的设计
4.1ＭＯＳ管并联的原理
ａ：
Ｍｏｓ管并联电路电路图的pspice仿真电路如图１所示：
图1：
MOSFET双管并联仿真电路图
ｂ：
ｍｏｓ管并联的仿真结果：
图2：
:
Rg1=5,Rg2=5
图3：
Rg1=6,Rg2=5
图4：
Rg1=8，Rg2=5
通过比较图2、图3、图4，随着Rg1的增大，两管的漏电流基本达到了一致，实现了均流的效果，可见门级电阻能够改善mosfet的并联均流特性。
图5:
R1=5,R2=6
图6:
R1=5,R2=8
通过比较图5、图6，随着R2的增大，两管的漏电流基本达到了一致，实现了均流的效果，可见泄放电阻能够改善mosfet的并联均流特性。
第五章课程设计总结
电力电子课程设计在蒋老师的指导下和小组成员的共同努力下终于成功完成了，感谢老师的指导和同组成员的配合帮助，在此就所学到的知识和其他一些方面做个总结。
刚开始的时候，在熟悉电力电子器件后，我们开始着手电路的设计。
我们先了解了基本电路的知识，为主电路的设计做知识储备在一系列的研究、设计中，我不仅温习了上学期的电力电子课程的一些知识，还在mosfet并联的课题上做了进一步的研究，从基础知识到最终成果，我们在老师的指导下，学会了如何学习器件的使用及选择，将这些器件如何做成一个完整的电路，如何调试一个电路来达到具体运用的要求.这次课程设计，我们巩固了我们上学期学习的电力电子技术这门专业课程，学会了使用电脑软件进行专业的仿真研究，为我们以后的毕业设计和工作中的使用打下了基础。
通过对本课题的研究，我们组的成员相互配合，分工协作，搜集各种资料，运用到课程设计中，俗话说“三个臭皮匠顶个诸葛亮”，这话确实在理，一个人的力量是微小的，大家的力量才是强大的。
将理论和实际结合的过程是一个探索的过程，总会给我们带来惊喜。
此外，通过本课题的研究，也使我对PSpice软件有了一个较为深刻的认识，现代电力电子技术的发展、应用离不开高性能的电力电子EDA软件的发展。
PSpice软件具有强大的电路图绘制功能、电路模拟仿真功能、图形后处理功能和元器件符号制作功能，以图形方式输入，自动进行电路检查，生成网表，模拟和计算电路。
它的用途非常广泛，不仅可以用于电路分析和优化设计，还可用于电子线路、电路和信号与系统等课程的计算机辅助教学。
与印制版设计软件配合使用，还可实现电子设计自动化。
被公认是通用电路模拟程序中最优秀的软件，具有广阔的应用前景。
通过这次的课程设计我发现自己掌握的知识还不牢固，实验动手能力还有一定的欠缺，在以后的学习中还需要不断加强。
我希望学校以后能给我们多提供这样的实验动手机会。
当然通过本次课程设计我对电力电子这门课有了更深的了解，对mosfet这个器件的理解颇深，受益匪浅。
第六章参考文献
1、电力电子技术王兆安黄俊主编机械工业出版社
2、从实例中学习OrCAD王辅春等编著机械工业出版社
3、电力电子电路的计算机仿真陈建业编著清华大学出版社
4、电路和系统的仿真研究张占松编著科技出版社
5、电子电路CAD--基于OrCAD9.2贾新章编著西安电子科技大学出版社
6、PSpice8.0电路设计实例精粹高伟涛编著国防工业出版社
升级会员 