FPGA通用异步收发器课程设计.docx
《FPGA通用异步收发器课程设计.docx》由会员分享，可在线阅读，更多相关《FPGA通用异步收发器课程设计.docx（16页珍藏版）》请在冰豆网上搜索。
FPGA通用异步收发器课程设计
课程设计任务书
学生：
瞿子敬专业班级：
通信1104
指导教师：
适工作单位：
信息工程学院
题目：
FPGA通用异步收发器设计
课程设计目的：
1.熟练使用VHDL语言进行电路设计；
2.能够运用相关软件进行模拟分析；
3.掌握基本的文献检索和文献阅读的方法；
4.提高正确的撰写论文的基本能力。
课程设计容和要求
1.容：
FPGA通用异步收发器设计
2.要求：
使用VHDL语言完成电路设计，并在此基础上进行仿真，得到正确结果。
初始条件
QuartusⅡ仿真平台
时间安排
1.方案设计，1天；
2.软件设计，2天；
3.系统调试，1天；
4.答辩，1天。
指导教师签名：
年月日
系主任（或责任教师）签名：
年月日
摘要
UART（UniversalAsynchronousReceiverTransmitter通用异步收发器）是一种应用广泛的短距离串行传输接口。
常常用于短距离、低速、低成本的通讯中。
8250、8251、NS16450等芯片都是常见的UART器件。
基本的UART通信只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收与发送是全双工形式。
TXD是UART发送端，为输出；RXD是UART接收端，为输入。
关键词：
UART，FPGA，VHDL，电路通信
Abstract
UART（UniversalAsynchronousReceiverTransmitter）isakindofwidelyusedshortserialtransmissioninterface.Oftenusedinshortdistance,lowspeed,lowcostofcommunications.8250,8251,NS16450,etcarecommonUARTchipdevices.
BasicUARTcommunicationonlyneedtwosignallines（RXD,TXD）cancompletedatacommunication,sendingandreceivingisfullduplexform.TXDisUARTtransmitterforoutput;RXDisUARTreceiverforinput.
Keywords：
UART,FPGA,VHDL,CircuitCommunication
1.UART简介
1.1UART基本特点
（1）在信号线上共有两种状态，可分别用逻辑1（高电平）和逻辑0（低电平）来区分。
在发送器空闲时，数据线应该保持在逻辑高电平状态。
（2）起始位（StartBit）：
发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接受器数据传输即将开始。
（3）数据位（DataBits）：
起始位之后就是传送数据位。
数据位一般为8位一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。
（4）校验位（parityBit）：
可以认为是一个特殊的数据位。
校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。
在使用中，该位常常取消。
（5）停止位：
停止位在最后，用以标志一个字符传送的结束，它对应于逻辑1状态。
（6）位时间：
即每个位的时间宽度。
起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、1.5位格式，一般为1位。
（7）帧：
从起始位开始到停止位结束的时间间隔称之为一帧。
（8）波特率：
UART的传送速率，用于说明数据传送的快慢。
在串行通信中，数据是按位进行传送的，因此传送速率用每秒钟传送数据位的数目来表示，称之为波特率。
如波特率9600=9600bps（位/秒）。
UART的数据帧格式为：
1.2FPGAURAT系统组成
FPGAUART由三个子模块组成：
（1）波特率发生器；
（2）接收模块；
（3）发送模块；
模块分布如图所示：
图1.1UART模块
2.模块设计
模块设计分为顶层模块、波特率发生器、UART接收器、UART发送器四部分。
2.1顶层模块
异步收发器的顶层模块由波特率发生器、UART接收器和UART发送器构成。
UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出。
UART接收器接收RXD串行信号，并将其转化为并行数据。
波特率发生器就是专门产生一个远远高于波特率的本地时钟信号对输入RXD不断采样，使接收器与发送器保持同步。
顶层模块电路图：
图2.1顶层模块电路
2.1波特率发生器
波特率发生器实际上就是一个分频器。
可以根据给定的系统时钟频率（晶振时钟）和要求的波特率算出波特率分频因子，算出的波特率分频因子作为分频器的分频数。
波特率分频因子可以根据不同的应用需要更改。
2.3UART接收器
2.3.1接收器简介
由于串行数据帧和接收时钟是异步的，由逻辑1转为逻辑0可以被视为一个数据帧的起始位。
然而，为了避免毛刺影响，能够得到正确的起始位信号，必须要求接收到的起始位在波特率时钟采样的过程中至少有一半都是属于逻辑0才可认定接收到的是起始位。
由于部采样时钟bclk周期（由波特率发生器产生）是发送或接收波特率时钟频率的16倍，所以起始位需要至少8个连续bclk周期的逻辑0被接收到，才认为起始位接收到，接着数据位和奇偶校验位将每隔16个bclk周期被采样一次（即每一个波特率时钟被采样一次）。
如果起始位的确是16个bclk周期长，那么接下来的数据将在每个位的中点处被采样
2.3.2UART接收器的接收状态机
图2.2接受状态机状态图
五个状态分别为R_START（等待起始位），R_CENTER（求中点），R_WAIT（等待采样），R_SAMPLE（采样），R_STOP（停止位接收）。
R_START状态：
当UART接收器复位后，接收状态机将处于这一个状态。
在此状态，状态机一直在等待RXD的电平跳转，从逻辑1变为逻辑0，即起始位，这意味着新的一帧UART数据帧的开始，一旦起始位被确定，状态机将转入R_CENTER状态。
状态图中的RXD_SYNC信号是RXD的同步信号，因为在进行逻辑1或逻辑0判断时，不希望检测的信号是不稳定的，所以不直接检测RXD信号，而是检测经过同步后的RXD_SYNC信号。
R_CENTE状态：
对于异步串行信号，为了使每一次都检测到正确的位信号，而且在较后的数据位检测时累计误差较小，显然在每位的中点检测是最为理想的。
在本状态，就是由起始位求出每位的中点，通过对bclk的个数进行计数（RCNT16），但计数值不是想当然的“1000”，要考虑经过一个状态，也即经过了一个bclk周期，所希望得到的是在采样时1/2位。
另外，可能在R_START状态检测到的起始位不是真正的起始位，可能是一个偶然出现的干扰尖脉冲（负脉冲）。
这种干扰脉冲的周期是很短的，所以可以认为保持逻辑0超过1/4个位时间的信号一定是起始位。
R_WAIT状态：
当状态机处于这一状态，等待计满15个bclk，在第16个bclk是进入R_SAMPLE状态进行数据位的采样检测，同时也判断是否采集的数据位长度已达到数据帧的长度（FRAMELEN），如果到来，就说明停止位来临了。
FRAMELEN在设计时是可更改的（使用了Generic），在本设计中默认为8，即对应的UART工作在8位数据位、无校验位格式。
R_SAMPLE状态：
即数据位采样检测，完成后无条件状态机转入R_WAIT状态，等待下次数据位的到来。
R_STOP状态：
无论停止位是1还是1.5位，或是2位，状态机在R_STOP不具体检测RXD，只是输出帧接收完毕信号（REC_DONE<=‘1’），停止位后状态机转回到R_START状态，等待下一个帧的起始位。
2.4URAT发送器
2.4.1发送器简介
发送器只要每隔16个bclk周期输出1个数据即可，次序遵循第1位是起始位，第8位是停止位。
在本设计中没有校验位，但只要改变Generic参数FrameLen，也可以加入校验位，停止位是固定的1位格式。
2.4.2发送状态机
五个状态分别为X_IDLE（空闲），X_START（起始位），X_WAIT（移位等待），X_SHIFT（移位），X_STOP（停止位）。
X_IDLE状态：
当UART被复位信号复位后，状态机将立刻进入这一状态。
在这个状态下，UART的发送器一直在等待一个数据帧发送命令XMIT_CMD。
XMIT_CMD_P信号是对XMIT_CMD的处理，XMIT_CMD_P是一个短脉冲信号。
这时由于XMIT_CMD是一个外加信号，在FPGA之外，不可能对XMIT_CMD的脉冲宽度进行限制，如果XMIT_CMD有效在UART发完一个数据帧后仍然有效，那么就会错误地被认为，一个新的数据发送命令又到来了，UART发送器就会再次启动UART帧的发送，显然该帧的发送是错误的。
在此对XMIT_CMD进行了脉冲宽度的限定，XMIT_CMD_P就是一个处理后的信号。
当XMIT_CMD_P=‘1’，状态机转入X_START，准备发送起始位。
X_START状态：
在这个状态下，UART的发送器一个位时间宽度的逻辑0信号至TXD，即起始位。
紧接着状态机转入X_WAIT状态。
XCNT16是bclk的计数器
X_WAIT状态：
同UART接收状态机中的R_WAIT状态类似。
X_SHIFT状态：
当状态机处于这一状态时，实现待发数据的并串转换。
转换完成立即回到X_WAIT状态。
X_STOP状态：
停止位发送状态，当数据帧发送完毕，状态机转入该状态，并发送16个bclk周期的逻辑1信号，即1位停止位。
状态机送完停止位后回到X_IDLE状态，并等待另一个数据帧的发送命令。
图2.3发送状态机状态图
3.程序设计与仿真
3.1顶层程序
--文件名：
top.vhd。
--功能：
顶层映射。
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entitytopis
Port（clk32mhz,reset,rxd,xmit_cmd_p_in:
instd_logic;
--总的输入输出信号的定义
rec_ready,txd_out,txd_done_out:
outstd_logic;
txdbuf_in:
instd_logic_vector（7downto0）;--待发送数据输入
rec_buf:
outstd_logic_vector（7downto0））;--接收数据缓冲
endtop;
architectureBehavioraloftopis
componentreciever
Port（bclkr,resetr,rxdr:
instd_logic;
r_ready:
outstd_logic;
rbuf:
outstd_logic_vector（7downto0））;
endcomponent;
componenttransfer
Port（bclkt,resett,xmit_cmd_p:
instd_logic;
txdbuf:
instd_logic_vector（7downto0）;
txd:
outstd_logic;
txd_done:
outstd_logic）;
endcomponent;
componentbaud
Port（clk,resetb:
instd_logic;
bclk:
outstd_logic）;
endcomponent;
signalb:
std_logic;
begin
u1:
baudportmap（clk=>clk32mhz,resetb=>reset,bclk=>b）;--顶层映射
u2:
reciever
portmap（bclkr=>b,resetr=>reset,rxdr=>rxd,r_ready=>rec_ready,
rbuf=>rec_buf）;
u3:
transfer
portmap（bclkt=>b,resett=>reset,xmit_cmd_p=>xmit_cmd_p_in,
txdbuf=>txdbuf_in,txd=>txd_out,txd_done=>txd_done_out）;
endBehavioral;
顶层程序仿真：
图3.1顶层程序仿真
3.2波特率发生器程序
--文件名：
baud.vhd.
--功能：
将外部输入的32MHz的信号分成频率为153600Hz的信号。
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entitybaudis
Port（clk,resetb:
instd_logic;
bclk:
outstd_logic）;
endbaud;
architectureBehavioralofbaudis
begin
process（clk,resetb）
variablet:
integer;
begin
ifresetb='1'thent:
=0;bclk<='0';--复位
elsifrising_edge（clk）then
ift>=208thent:
=0;bclk<='1';--设置分频系数
elset:
=cnt+1;bclk<='0';
endif;
endif;
endprocess;
endBehavioral;
波特率发生器程序仿真：
图5.2波特率发生器仿真
3.3UART发送器程序
--文件名：
transfer.vhd。
--功能：
UART发送器。
--说明：
系统由五个状态（x_idle,x_start,x_wait,x_shift,x_stop）和一个进程构成。
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entitytransferis
generic（framlent:
integer:
=8）;
Port（bclkt,resett,xmit_cmd_p:
instd_logic;--定义输入输出信号
txdbuf:
instd_logic_vector（7downto0）:
="11001010";
txd:
outstd_logic;
txd_done:
outstd_logic）;
endtransfer;
architectureBehavioraloftransferis
typestatesis（x_idle,x_start,x_wait,x_shift,x_stop）;--定义个子状态
signalstate:
states:
=x_idle;
signaltcnt:
integer:
=0;
begin
process（bclkt,resett,xmit_cmd_p,txdbuf）--主控时序、组合进程
variablexcnt16:
std_logic_vector（4downto0）:
="00000";--定义中间变量
variablexbitcnt:
integer:
=0;
variabletxds:
std_logic;
begin
ifresett='1'thenstate<=x_idle;txd_done<='0';txds:
='1';--复位
elsifrising_edge（bclkt）then
casestateis
whenx_idle=>--状态1，等待数据帧发送命令
ifxmit_cmd_p='1'thenstate<=x_start;txd_done<='0';
elsestate<=x_idle;
endif;
whenx_start=>--状态2，发送信号至起始位
ifxcnt16>="01111"thenstate<=x_wait;xcnt16:
="00000";
elsexcnt16:
=xcnt16+1;txds:
='0';state<=x_start;
endif;
whenx_wait=>--状态3，等待状态
ifxcnt16>="01110"then
ifxbitcnt=framlentthenstate<=x_stop;xbitcnt:
=0;xcnt16:
="00000";
elsestate<=x_shift;
endif;
elsexcnt16:
=xcnt16+1;state<=x_wait;
endif;
whenx_shift=>txds:
=txdbuf（xbitcnt）;xbitcnt:
=xbitcnt+1;state<=x_wait;--状态4，将待发数据进行并串转换
whenx_stop=>--状态5，停止位发送状态
ifxcnt16>="01111"then
ifxmit_cmd_p='0'thenstate<=x_idle;xcnt16:
="00000";
elsexcnt16:
=xcnt16;state<=x_stop;
endif;txd_done<='1';
elsexcnt16:
=xcnt16+1;txds:
='1';state<=x_stop;
endif;
whenothers=>state<=x_idle;
endcase;
endif;
txd<=txds;
endprocess;
endBehavioral;
UART发送器仿真：
图3.3发送器仿真
3.4UART接收器程序
--文件名：
reciever.vhd。
--功能：
UART接受器。
--说明：
系统由五个状态（r_start,r_center,r_wait,r_sample,r_stop）和两个进
--程构成
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entityrecieveris
generic（framlenr:
integer:
=8）;
Port（bclkr,resetr,rxdr:
instd_logic;--定义输入输出信号
r_ready:
outstd_logic;
rbuf:
outstd_logic_vector（7downto0））;
endreciever;
architectureBehavioralofrecieveris
typestatesis（r_start,r_center,r_wait,r_sample,r_stop）;--定义各子状态
signalstate:
states:
=r_start;
signalrxd_sync:
std_logic;
begin
pro1:
process（rxdr）
begin
ifrxdr='0'thenrxd_sync<='0';
elserxd_sync<='1';
endif;
endprocess;
pro2:
process（bclkr,resetr,rxd_sync）--主控时序、组合进程
variablecount:
std_logic_vector（3downto0）;--定义中间变量
variablercnt:
integer:
=0;
variablerbufs:
std_logic_vector（7downto0）;
begin
ifresetr='1'thenstate<=r_start;count:
="0000";--复位
elsifrising_edge（bclkr）then
casestateis
whenr_start=>--状态1，等待起始位
ifrxd_sync='0'thenstate<=r_center;r_ready<='0';rcnt:
=0;
elsestate<=r_start;r_ready<='0';
endif;
whenr_center=>--状态2，求出每位的中点
ifrxd_sync='0'then
ifcount="0100"thenstate<=r_wait;count:
="0000";
elsecount:
=count+1;state<=r_center;
endif;
elsestate<=r_start;
endif;
whenr_wait=>--状态3，等待状态
ifcount>="1110"thencount:
="0000";
ifrcnt=framlenrthenstate<=r_stop;
elsestate<=r_sample;
endif;
elsecount:
=count+1;state<=r_wait;
endif;
whenr_sample=>rbufs（rcnt）:
=rxd_sync;rcnt:
=rcnt+1;
state<=r_wait;--状态4，数据位采样检测
whenr_stop=>r_ready<='1';rbuf<=rbufs;
state<=r_start;--状态4，输出帧接收完毕信号
whenothers=>state<=r_start;
endcase;
endif;
endprocess;
endBehavioral;
UART接收器仿真：
图3.4接收器仿真
4.心得体会
本次课程设计使用的是一门较为陌生的语言，通过这次设计，我对VHDL语言有了更为深刻的认识，了解了如何通过VHDL语言来进行电路设计。
这次使用的软件是QuartusⅡ，虽然在上个学期的EDA实验课中使用过，但时隔半年，无论是使用方法还是程序编写，都是一门新的挑战，虽然课设中有很多不明白的东西，但通过上网查阅信息以及老师给的资料，这些困难都迎刃而解。
在软件的使用过程中，遇到过很多次程序无法运行，文件缺失等等问题，在解决问题的过程中，我学到了很多，对于Quartus软件的使用更加得心应手。
同时对于通用异步收发器这个新概念有了一定的了解，掌握了其原理与应用，也知道了软件设计对于电子类器件的重要性
升级会员 