数电第5章习题解答张克农版.docx

资源描述

数电第5章习题解答张克农版.docx

《数电第5章习题解答张克农版.docx》由会员分享，可在线阅读，更多相关《数电第5章习题解答张克农版.docx（31页珍藏版）》请在冰豆网上搜索。

数电第5章习题解答张克农版.docx

数电第5章习题解答张克农版

5.1

（1）

⑵

⑶

⑷

5章课后习题解答

一同步时序电路如图题5.1所示，设各触发器的起始状态均为0态。

作出电路的状态转换表；

画出电路的状态图；

画出CP作用下各Q的波形图；

说明电路的逻辑功能。

［解］

（1）状态转换表见表解5.1。

状态转换图如图解5.1

（1）。

波形图见图解5.1

（2）。

由状态转换图可看出该电路为同步进制加法计数器。

Q；

Q1n

Q；+1

Q1n+1

Q°n+1

表解5.1

5.2

（1）

⑵

⑴

图解所示。

若QQQ作为码组输出，该电路实现何种功能若仅由Q输出，它又为何种功能？

由JKFF构成的电路如图题5.2

5.1

cpJULTTWJWL

［解］

（1）由图可见，电路由三个主从JK触发器构成。

各触发器的J,K均固定接1，

且为异步连接，故均实现T，触发器功能，即二进制计数，故三个触发器一起构成8进制计

数。

当QQQ作为码组输出时，该电路实现异步8进制计数功能。

（2）若仅由Q端输出，则它实现8分频功能。

5.3试分析图题5.3所示电路的逻辑功能。

PaQiPi

图题5.3

［解］

（1）驱动程式和时钟方程

JoQ2，Ko1；CF0CPJiK!

1；CPQ0

J2QinQ；，K21；CF2CP

（2）将驱动方程代入特性方程得状态方程

Q；+1

JoQ;K；QnQTQT

（CP）

Qn+1

CP）

Q；+1

Q2Q1nQn

（CP）

（3）根据状态方程列出状态转换真值表

Q；Q：

Q：

q2+1q：

1q；1

CP2CP1CPo

ooo

o11

oo1

ooo

o1o

oo1

o11

11o

1oo

ooo

1o1

ooo

11o

o1o

111

o1o

表解5.3

（4）作状态转换图

（5）逻辑功能：

由状态转换图可见该电路为异步5进制计数器。

5.4试求图题5.4所示时序电路的状态转换真值表和状态转换图，并分别说明X=0及

X=1时电路的逻辑功能。

图题5.4

［解］

（1）写驱动方程和输出方程

JoX，

KoxQ；

J1XQ；，

K1Q；

YQ；

（2）求状态方程

Q；1JoQonKoQ0XQ01XQgO1

Qn1J1Q：

KQ：

XQ0QnQ：

（3）画次态卡诺图求状态转换真值表

图解5.4

（1）

⑷作状态转换图如图解5.4

（2）所示。

⑸功能：

当X=0时，实现返回初态；当

表解5.4

X=1时，实现三进制计数功能。

CinQ0K

00/0

01/0

00/0

11/0

10/1

11/1

00/1

5.5试分析图题5.5所示的异步时序电路。

要求:

（1）画出M=1，N=0时的状态图;

（2）画出M=0，N=1时的状态图;

（3）说明该电路的逻辑功能。

图题5.5

见图解5.5

（1）

图解5.5

（1）

图解5.5

（2）

⑵见图解5.5

（2）。

MN分别为加、减法运算控制端。

（3）电路的逻辑功能：

可逆的八进制计数器,

5.6.已知图题5.6是一个串行奇校验器。

开始时，首先由Rd信号使触发器置“0”。

此后，由X串行地输入要校验的n位二进制数。

当输入完毕后,便可根据触发器的状态确定该n位二进制数中“1

图题5.6

的个数是否为奇数。

试举例说明其工作原理，并画出波形图。

［解］写出电路的状态方程为，Qn1XQn。

由于电路的初始状态为0,由状态方

程可知，当输入X中有奇数个“1”时，输出Q为1。

波形图略。

5.7已知图题5.7是一个二进制序列检测器，它能根据输出Z的值判别输入X是否为

所需的二进制序列。

该二进制序列在CP脉冲同步下输入触发器DD2D3D4的。

设其初态为

1001，并假定Z=0为识别标志，试确定该检测器所能检测的二进制序列。

5.8用JK触发器设计一串行序列检测器，当检测到

［解］

（1）画原始状态转换图

确定原始状态数及其意义

110序列时，电路输出为1。

输入序列X：

输出相应Y:

态：

S3S0

5.8

（1）所示。

画原始状态图如图解

状态化简，简化状态图如图解5.8

（2）所示。

状态编码，选择FF

取S0=00,

S=01,S=11（按相邻原则选择码组）；

选JKFF,n=2o

0/0

1/0

0/0

0/1

0/0

|伯0D1D2D3CO

Tt74160LD0/10Q1Q2Q3CRA

1/0

0/0

图解5.8

（2））Q4Q5Q6

0/0p

D2D3CO

0Q1Q2Q3CR

741100LD

0Q1Q2Q3

表解5.8

100

CTt

、CP

DDDD-_

…U…1…2…3CO

00/00D/

000他Q3

Tu0/

1CR/丄

n70

Q0Q1Q2Q3

CTPD0D1D2D3CO

CTt74160LD

〉CPQ0Q1Q2Q3CR

Q4Q5Q6Q7

列出状态转换表如表解

5.8所示。

求状态方程和输出方程

图解5.8（3）

由次态卡诺图求得

Q；+1XQ0XQ0

ZXQ1n

（6）求驱动方程

对比状态方程与特性方程可得

JiXQn,KiX

JoX,KoX

⑺画逻辑图

图解5.8（4）

5.9分析图题5.9所示电路，说明当开关AB、C均断开时，电路的逻辑功能；当ABC分别闭合时，电路为何种功能？

图题5.9

［解］

（1）当开关AB、C均断开时，由于非门输入端对地所接电阻尽FOff,相当于接逻

辑“0”，则非门输出为逻辑“1”。

也即各触发器的RD1，不起作用，电路执行16进制加法计数功能。

（2）当A闭合时，由于RDQ3，因而当Q=1，即计数器状态为1000时，复位到0,重新开始计数。

故执行8进制加法计数器功能；同理，B,C分别闭合时电路为4进制和2进制加法计数器。

5.10用JK触发器设计图题5.10所示功能的表解5.10

逻辑电路。

Q2Q1nQ0

—n+1—n1—n1

Q2Q1Q0

123^5678

ejuLrLrLrLTLrLrL

000

001

010

011

王rnn

011

100

000

图题5.10

000

001

［解］

（1）由图可知电路可按五状态时序电路设计。

设状态分别为：

S0=000，S=001，S2=010，S3=011，S4=100。

（2）根据状态分配的结果可以列出状态转换真值表如表解5.10。

（3）画次态卡诺图求状态方程和输出方程

Qg；QQ，Q01Q2Q；，ZQ2

Q21Q2Q1nQn，Q：

（4）求驱动方程将状态方程与JK触发器的特性方程比较得

J2Q；Q（n，K21

J1Q0，K1Q0

J0Q2，K01

（5）检查电路的自启动能力

由次态卡诺图可见，当电路进入无效状态时，其相应的状态转移为：

101T010,110T

010,111^000，因此，该电路能够自启动。

（6）画电路图

根据驱动方程和输出方程画逻辑电路图如图解5.10所示。

5.11用JK触发器设计图题5.11所示两相脉冲发生电路。

［解］由图可见，电路的循环状态为00~10T11T01T00,因此可按同步计数器设

计，用两个JKFF实现。

（1）作次态卡诺图求状态方程和输出方程

QnQj，Q°n+1Q：

Q：

Z2Q：

Qn+1

n+1

Q1n:

Q1n

Qno

QnQn

Q；

（2）求驱动方程

图解

广r

5.11

（1）

将状态方程与JK触发器的特性方程对比,

图解5.11

（2）

可得

JiQo',KiQo

JoQin,KoQ

⑶画逻辑电路图

5.12一个同步时序电路如图题5.12所示。

设触发器的初态

（1）画出Q、Q和F相对于CP的波形；

（2）从F与CP的关系看，该电路实现何种功能？

图题5.12

［解］

（1）1）写方程式

1驱动方程：

DoQ；D1Q0

2复位方程：

RD1Qo

3输出方程：

FCPQ；

2）求状态方程

Q；+1DoQ1nQTQ；（RD1Qo）

图解5.12

从F与CP的关系可以看出该电路实现三分频功能。

5.13用双向移位寄存器74194构成6位扭环计数器。

［解］要构成6位扭环计数器，需两块74194级联，如图解5.13所示。

图解5.13

5.14利用移位寄存器74194及必要的电路设计产生表题5.14所示脉

冲序列的电路。

[解]

（1）作次态译码真值表

即按表题5.14给出的态序表，决定前一状态变化到后一状态时，移入的数据是0还是1以及是左移还是右移，按此设置DSr及DSl的状态和功

能控制信号M、M的状态。

如表解5.14所示。

表题5.14厂*0001000110001101101101101110011

—0001

nnnn

Q1Q3Q1Q3；DSl1

表解5.14

Dsr

图解5.14

（2）

（2）化简DSr、DSl、M、M

5.15用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。

[解]74LS293为异步2-8-16进制集成计数器，需要两片级联实现60进制计数器。

方法一：

全局反馈清零

（1）N=60,S=[60]d=[00111100]b

⑵FR01R（）2QQ5Q4Q3Q2

⑶画电路连接图

Q。

Q1Q2Q3Q4QQQ?

图解5.15

（1）

方法二：

局部反馈清零

（1）

S.2

60610N2N1

0110,Sn1

1010

⑵

R01R02

Q2Q1

R01R02

Q3Q1

⑶

画电路连接图

Q4Q5Q6Q7

图解5.15

（2）

QoQiQ2Q3

5.16图题5.16为由74LS290构成的计数电路，分析它们各为几进制计数器。

iG0（d）

74290

图题5.16

>CPqi

>CP,

［解］

（1）CPTCR,仅QQQ作输出，反馈连线S=011，故为3进制计数器。

⑵CPtCR,S=100，故为4进制计数器。

⑶CRtCR,QtCR,QQQQ输出均有效，S=1001，故为9进制计数器。

⑷CRtCR,QtCR,S=1000，故为8进制计数器。

5.16A

（1）试用计数器74LS161及必要的门电路实现13进制及100进制计数器；

⑵试用计数器74LS160实现

（1）中的计数器。

［解］

（1）①用反馈清零法实现13进制计数器

N13

Sn1101

1111

D_DD

Dr—

012

3CO

—

CTt

74161

>CPq

）0Q1Q2

Q3CR

5—1

FCRQQ3Q2Q0

逻辑图见图解5.16A

（1）

②用全局反馈清零法实现

N100

Sn[N]b01100100

FCRQQ6Q5Q2

逻辑图见图解5.16A⑵

⑵①13进制计数器

N13

Sn00010011

100进制计数器

QoQ1Q2Q3

图解5.16A

（2）

Q4Q5Q6Q7

逻辑图见图解5.16A⑶

②100进制计数器

CTD0D1D2D3CO

CTt74160LD>CPQ0Q1Q2Q3CR

CTpD0D1D2D3CO

CTt74160LD

>CPQ°Q1Q2Q3CR

Q0Q1Q2Q3

Q4Q5Q6Q7

FCRQQ4QtQ

图解5.16A（3）7.13（g）

因为74160是10进制计数器，所以无需反馈而自然实现100进制计数器。

逻辑图见图

解5.16A（4）

d.d,

crT*11*co

CIT741^0LD

CTp011SCO

CTt74160LD>CPQgQjQ,CR

*—

2幺EEQ.Q,Q4

图解5.16A⑷'

5.17用计数器74193构成8分频电路，在连线图中标出输出端。

［解］74193为同步可逆16进制集成计数器。

要得到8分频，只需从Q输出即可。

J；

Illi

-c

&RLDD0D1D2D3gpu74193BO

）CPdCO

Q0Q1Q2Q3

rl\

图解5.17

5.18计数器74LS293构成电路如图题5.18所示，试分析其逻辑功能。

图题5.18

［解］电路为全局反馈，且复位信号为异步操作。

故可直接读反馈连线的反馈态:

SnQ7Q6Q5Q4Q3Q2Q1Q010001000。

所以，电路为136进制计数器。

5.19计数器74LS290构成电路如图题5.19所示，试分析该电路的逻辑功能

图题5.19

［解］由图可知，电路为全局反馈，根据反馈连接可得反馈态

SnQ6Q5Q4Q3Q2Q1Q01000010

42进制

由于74290为十进制计数器，Sn应按8421BCD码考虑。

所以，该电路为异步

BCD码加法计数器。

5.20计数器74161构成电路如图题5.20所示，试说明其逻辑功能。

［解］由图可知，74161

（1）的CO输出控制着74161

（2）的CTP和CT,而74161

（2）的输出CO又作为反馈控制预置信号，又CO=QQQQCT,因此，两片计数器的满状态和预置

状态即为计数器的结束和初始状态。

故

N（Sn-11）S0（11111111）B1（00111100）B196

所以，该电路为同步196进制计数器。

5.21试分析图题5.21所示用计数器74163构成电路的逻辑功能。

（?

qQiQiQiQiQtQ、Q、

图题5.21

［解］74163为同步式16进制集成加法计数器。

电路为同步级联，通过CR执行全局反

馈清零，因74163的CR为同步操作方式，直接读连线可得电路的S-1状态，故:

NSn11[01001000]B173

所以，该电路为同步73进制加法计数器。

5.22计数器74193构成电路如图题5.22所示，试分析该电路的逻辑功能。

图题5.22

[解]74193为异步可逆16进制计数器。

图中CP送入CP,CP=1配合，又LDBO，

SOD3D2D1D01000，可知电路在CP脉冲作用下执行减法计数。

经过8次脉冲将计数器中的预置数1000减到0000，BO输出低电平，使LD0，又立即置入1000态。

因此，8个CP脉冲一个计数循环。

该电路为同步8进制减法计数器。

5.23指出图题5.23电路中WX、Y和Z点的频率。

1呢环形

4悅二进

模25行诫

4RS1环

计数器

制计数器

讣数器

涉计徽器

CP_imjTHz

图题5.23

[解]

（1）10位环形计数器为10分频，所以fW16KHz；

（2）4位二进制计数器为为16分频，所以fx1KHz；

（3）模25行波计数器为25分频，所以fY40Hz；

⑷4位扭环计数器为8分频，所以fZ5Hz。

5.24设图5.5.4中各寄存器起始数据为[1]=1011，[ll]=1000，[III]=0111，将图题

5.24中的信号加在寄存器I、II、III的使能输入端。

试决定在t1、t2、t3和t4时刻，各寄

存器的容。

处丽丽珥陆冈CT

图题5.24

[解]t1时刻，寄存器II的数据1000送到总线，寄存器III接收，[1]=1011,[11]=1000，[III]=1000；t2时刻，寄存器III的数据1000送到总线，无数据接收，各寄存器数据不变；

t3时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器I的数据1011送到总线，寄存

器II、III接收，[I]=1011，[II]=[III]=1011。

5.25时序电路如图题5.25所示，其中皿、FB和怎均为8位移位寄存器，其余电路分别为全加器和D触发器，要求：

（1）说明电路的逻辑功能；

（2）若电路工作前先清零，且两组数码A=10001000,B=00001110,8个CP脉冲后,

FA、金和FS中的容为何？

（3）再来8个CP脉冲，FS中的容如何？

图题5.25

JJI

[解]

（1）①可将电路划分为三个功能块

I、川中都是8位移位寄存器；n中全加器和D触发器。

2分析各功能块电路的逻辑功能

功能块I:

在移位脉冲CP作用下逐位将AB两组数据分别移入FA、FB,8个CP脉冲过后，可将AB两组8位二进制数据存入移位寄存器。

功能块H:

由移位寄存器R和FB提供的加数和被加数的最低位先输入全加器的A和B,

经过全加器相加后产生和输出S0和进位输出G。

来一个CP脉冲后，一方面将FA和矗中的次

低位数送入A和B输入，并将最低位相加之和移入FS中，另一方面又将最低位相加产生的

进位通过DFF输入全加器的CI端，和次低位加数被加数一起决定相加之和及进位输出，再来CP时又重复前述过程。

这样，经过8个CP后,AB两组数通过移位寄存器FA、FB逐位

送入全加器相加。

全加器和D触发器实现两数串行加法运算。

功能块川：

移位寄存器金保存8位全加和。

3分析总体逻辑功能

电路总体实现两组8位二进制数串行加法功能。

（2）8个CP脉冲过后，[Ra]=A=10001000,[Rb]=B=00001110,[Rs]=00000000。

（3）[Rs]=A+B=10010110

5.26图题5.26中，74154是4-16线译码器。

试画出CP及Sc、S、S2、3、$、$、3和S各输出端的波形图。

—ft

—c

图题5.26

［解］由图可见，74194构成扭环形计数器，CP到来前先清零。

因此，74194从0000开

始，在M1M001方式控制信号及CP脉冲作用下，执行右移操作，由于DsrQ3，可得计

数态序表如表解5.26所示；74194输出作为4/16线译码器的输出，译码器输出低有效，经非门后S0~S7高有效，波形图见图解5.26所示。

Q0Q1Q2Q3

0000

1000

1100

1110

1111

0111

0011

0001

0000

表解5.26

12345678910

50I

52|~~|

531I；

54]~|I

55|―I:

56I

57I—

图解5.26

5.27试用计数器74290设计一个5421编码的六进制计数器。

［解］当74290的CP接CP脉冲，而将CP接Q时，电路执行5421BCD码。

5421编码如表解7.23所示。

具体设计如下

（1）N6，Sn1001

⑵FR）1R02Q3Q0

⑶画逻辑图如图解5.27所示。

（1）R9

（2）R0

（1）R0

（2）

CP1

CP074290

Q0Q1Q2Q3

Q3Q0Q1Q2

QQQQ

图解5.27

Q1Q

表解5.27

5.28电路如图题5.28所示

（1）画出电路的状态图；

（2）说明电路的逻辑功能。

［解］

（1）由图可见，当计数器状态为0101时，R）iRq2QQo1，复位条件满足，计数器复位到0000，完成一次计数循环。

状态转换图见图解5.28。

（2）由状态图可见，该电路为异步五进制加法计

数器。

5.29电路如图题5.29所示，要求

（1）列出电路的状态迁移关系（设初始状态为0110）；⑵写出F的输出序列。

图题5.29

Q0Q1Q2Q3

AAq

0110

110

展开阅读全文