组成原理复习题及答案综合DOC.docx
《组成原理复习题及答案综合DOC.docx》由会员分享,可在线阅读,更多相关《组成原理复习题及答案综合DOC.docx(27页珍藏版)》请在冰豆网上搜索。
组成原理复习题及答案综合DOC
组成原理复习题(综合)
1、一个C语言程序在一台32位机器上运行。
程序中定义了三个变量x、y和z,其中x和z为int型,y为short型。
当x=127,y=-9时,执行赋值语句z=x+y后,x、y和z的值分别是(2009原题、第一章:
计算机系统概述)
x=0000007FH,y=FFF9H,z=00000076H
x=0000007FH,y=FFF9H,z=FFFF0076H
x=0000007FH,y=FFF7H,z=FFFF0076H
x=0000007FH,y=FFF7H,z=00000076H
2、用某个寄存器的值做操作数地址的寻址方式称为()寻址。
直接间接寄存器寄存器间接
3、堆栈寻址方式中,设A为累加器,SP为堆栈指示器,MSP为SP所指示的栈顶单元,如果进栈的操作是:
(A)-〉MSP,(SP)-1-〉SP,那么出栈的操作应为:
(MSP)-〉A, (SP)+1-〉SP
(SP)+1-〉SP,(MSP)-〉A
(SP)-1-〉SP,(MSP)-〉A
(MSP)-〉A, (SP)-1-〉SP
4、变址寻址方式中,操作数的有效地址等于:
基值寄存器内容加上形式地址(位移量)
堆栈指示器内容加上形式地址(位移量)
变址寄存器内容加上形式地址(位移量)
程序记数器内容加上形式地址(位移量)
5、从以下有关RISC的描述中,选择最合适的答案。
采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的情况。
为了实现兼容,新设计的RISC,是从原来CISC系统的指令系统中挑选一部分实现的。
RISC的主要目标是减少指令数,提高指令执行效率。
RISC设有乘、除法指令和浮点运算指令。
6、采用DMA方式传送数据时,每传送一个数据就要占用一个()的时间。
A.指令周期B.机器周期C.存储周期D.总线周期
7、在中断响应过程中,()操作可以通过执行程序实现。
关中断保护断点保护现场读取中断向量
8、下列陈述中正确的是:
在DMA周期内,CPU不能执行程序
中断发生时,CPU首先执行入栈指令将程序计数器内容保护起来
DMA传送方式中,DMA控制器每传送一个数据就窃取一个指令周期
输入输出操作的最终目的是要实现CPU与外设之间的数据传输
9、中断向量地址是:
子程序入口地址
中断服务程序入口地址
中断服务程序入口地址指示器
10、在关中断状态,不可响应的中断是:
可屏蔽中断硬件中断软件中断不可屏蔽中断
11、为了便于实现多级中断,保存现场信息最有效的方法是采用:
通用寄存器堆栈存储器外存
12、在集中式总线仲裁中,()方式对电路故障最敏感。
菊花链方式独立请求方式分布式计数器定时查询方式
13、计算机使用总线结构的主要优点是便于实现积木化,同时:
减少了信息传输量提高了信息传输的速度减少了信息传输线的条数加重了CPU的工作量
14、下列数中最小的数为():
101001B52Q29D233H
15、一个8位二进制整数,采用补码表示,且由3个“1”和5个“0”组成,则其最小值是():
-127-32-125-3
16、若某数x的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法是()码:
原补反移
17、某数在计算机中用8421BCD码表示为011110001001,其真值是:
789D789H1887D11110001001B
18、下面说法正确的是
半导体RAM信息可读可写,且断电后仍能保持记忆
半导体RAM属挥发性存储器,而静态的RAM存储信息是非挥发性的
静态RAM、动态RAM都属挥发性存储器,断电后存储的信息将消失
ROM不用刷新,且集成度比动态RAM高,断电后存储的信息将消失
19、存储单元是指:
存放一个二进制信息位的存储元
存放一个机器字的所有存���元集合
存放一个字节的所有存储元集合
存放两个字节的所有存储元集合
20、系统总线中地址线的功能是:
选择主存单元地址选择进行信息传输的设备
选择外存地址指定主存和I/O设备接口电路的地址
21、采用串行接口进行7位ASCII码传送,带有1位奇校验位,l位起始位和1位停止位,当传输率为9600波特时,字符传送速率为:
960873.1372480
22、同步通信之所以比异步通信具有较高的传输速率,是因为:
同步通信不需要应答信号且总线长度比较短
同步通信用一个公共的时钟信号进行同步
同步通信中,各部件存取时间比较接近
以上各项因素的综合结果
23、在集中式总线仲裁中,()方式响应时间最快。
链式查询独立请求计数器定时查询分布
24、计算机系统的输入输出接口是()之间的交接界面。
CPU与存储器存储器与外围设备
主机与外围设备CPU与系统总线
25、控制器、运算器和存储器合起来一般称为( ):
I/O部件内存储器外存储器主机
26、冯•诺依曼机工作方式的基本特点是( ):
按地址访问并顺序执行指令精确结果处理存储器按内部地址访问自动工作
27、输入、输出设备以及辅助存储器一般统称为():
I/O系统外围设备外存储器执行部件
28、计算机硬件能直接识别和执行的语言是():
高级语言汇编语言机器语言符号语言
29、采用虚拟存储器的主要目的是
提高主存储器的存取速度扩大存储器空间,并能进行自动管理
提高外存储器的存取速度扩大外存储器的存储空间
30、指令系统中采用不寻址方式的目的主要是()
实现存储程序和程序控制缩短指令长度,扩大寻址空间,提高编程灵活性
可以直接访问外存提供扩展操作码的可能并降低指令译码难度
31、一般机器周期的时间是根据()来规定的。
主存中读取一个指令字的时间主存中读取一个数据字的时间
主存中写入一个数据字的时间主存中读取一个数据字的时间
32、存放微程序的控制存储器称为:
高速缓冲存储器 控制存储器虚拟存储器 主存储器
33、以下叙述中正确描述的句子是:
同一个CPU周期中,可以并行执行的微操作叫相容性微操作
同一个CPU周期中,可以并行执行的微操作叫相交性微操作
同一个CPU周期中,可以并行执行的微操作叫相斥性微操作
同一个CPU周期中,可以并行执行的微操作叫排他性微操作
34、计算机操作的最小时间单位是:
时钟周期指令周期CPU周期微指令周期
35、下列部件中不属于控制器的是:
IR操作控制器PCPSW
36、同步控制是:
只适用于CPU控制的方式只适用于外围设备控制的方式
由统一时序信号控制的方式所有指令执行时间都相同的方式
37、在CPU中跟踪指令后继地址的寄存器是:
MARPCIRPSW
38、采用DMA方式传递数据时,每传送一个数据就要占用一个时间。
指令周期时钟周期机器周期存储周期
39、某计算机处理器主频为50MHz,采用定时查询方式控制设备A的I/O,查询程序运行一次所用的时钟周期数至少为500。
在设备A工作期间,为保证数据不丢失,每秒需对其查询至少200次,则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是(2011年原题、第八章:
输入输出系统)
0.02%0.05%0.20%0.50%
40、在系统总线的数据线上,不可能传输的是(2011年原题、第六章:
总线系统)
指令操作数握手(应答)信号中断类型号
41、假定不采用Cache和指令预取技术,且机器处于“开中断”状态,则在下列有关指令执行的叙述中,错误的是(2011年原题、第八章:
输入输出系统)
每个指令周期中CPU都至少访问内存一次
每个指令周期一定大于或等于一个CPU时钟周期
空操作指令的指令周期中任何寄存器的内容都不会被改变
当前程序在每条指令执行结束时都可能被外部中断打断
42、下列给出的指令系统特点中,有利于实现指令流水线的是(2011年原题、第四章:
指令系统)
Ⅰ.指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有Load/Store指令才能对操作数进行存储访问
仅Ⅰ、Ⅱ仅Ⅱ、Ⅲ仅Ⅰ、ⅢⅠ、Ⅱ、Ⅲ
43、某机器有一个标志寄存器,其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF,条件转移指令bgt(无符号整数比较大于时转移)的转移条件是(2011年原题、第五章:
中央处理器)
CF+OF=1/SF+ZF=1/(CF+ZF)=1/(CF+SF)=1
44、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。
下列寻址方式中,不、属于偏移寻址方式的是(2011年原题、第四章:
指令系统)
间接寻址基址寻址相对寻址变址寻址
45、某计算机存储器按字节编址,主存地址空间大小为64MB,现用4M×8位的RAM芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是(2011年原题、第三章:
存储系统)
22位23位25位26位
46、下列各类存储器中,不采用随机存取方式的是(2011年原题、第三章:
存储系统)
EPROMCDROMDRAMSRAM
47、下列选项中,描述浮点数操作速度指标的是(2011年原题、第二章:
运算方法和运算器)
MIPSCPIIPCMFLOPS
48、假定一台计算机的显示存储器用DRAM芯片实现,若要求显示分辨率为1600×1200,颜色深度为24位,帧频为85HZ,显示总带宽的50%用来刷新屏幕,则需要的显存总带宽至少约为()(2010年原题、第七章:
外围设备)
245Mbps 979Mbps 1958Mbps 7834Mbps
49、单级中断系统中,中断服务程序执行顺序是()(2010年原题、第八章:
输入输出系统)
I保护现场 Ⅱ开中断 Ⅲ关中断 Ⅳ保存断点 V中断事件处理 Ⅵ恢复现场 Ⅶ采访中断返回
I→V→Ⅵ→Ⅱ→Ⅶ Ⅱ→I→V→Ⅶ Ⅲ→Ⅳ→V→Ⅵ→Ⅶ Ⅳ→I→V→Ⅵ→Ⅶ
50、下列不会引起指令流水阻塞的是()(2010年原题、第五章:
中央处理器)
数据旁路 数据相关 条件转移 资源冲突
51、下列寄存器中,汇编语言程序员可见的是()(2010年原题、第五章:
中央处理器)
存储器地址寄存器(MAR)程序计数器(PC)存储器数据寄存器(MDR)指令寄存器(IR)
52、下列命令组合情况中,一次访存过程中,不可能发生的是()(2012年原题、第三章:
存储系统)
TLB未命中,Cache未命中,Page未命中
TLB未命中,Cache命中,Page命中
TLB命中,Cache未命中,Page命中
TLB命中,Cache命中,Page未命中
53、下列有关RAM和ROM的叙述中,正确的是()(2010年原题、第三章:
存储系统)
IRAM是易失性存储器,ROM是非易失性存储器 IIRAM和ROM都采用随机存取方式进行信息访问 IIIRAM和ROM都可用作Cache IVRAM和ROM都需要进行刷新
仅I和II 仅II和III 仅I,II,III 仅II,III,IV
54、假定用若干个2k×4位芯片组成一个8k×8位存储器,则地址0B1FH所在芯片的最小地址是()(2010年原题、第三章:
存储系
0000H 0600H 0700H 0800H
55、假定变量i,f,d数据类型分别为int,float和double(int用补码表示,float和double分别用IEEE754单精度和双精度浮点数据格式表示),已知i=785,f=1.5678E3,d=1.5E100、若在32位机器中执行下列关系表达式,则结果为真是()(2010年原题、第二章:
运算方法和运算器)
(I)i==(int)(float)I(II)f==(float)(int)f (Ⅲ)f==(float)(double)f(IV)(d+f)-d==f
仅I和II 仅I和III 仅II和III 仅III和IV
56、下列选项中,能引起外部中断的事件是(2009年原题、第八章:
输入输出系统)
键盘输入除数为0浮点运算下溢访存缺页
57、假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cache的命中率是(2009年原题、第三章:
存储系统)
5%9.5%50%95%
58、假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是(2009年原题、第六章:
总线系统)
10MB/s20MB/s40MB/s80MB/s
59、相对于微程序控制器,硬布线控制器的特点是(2009年原题、第五章:
中央处理器)
指令执行速度慢,指令功能的修改和扩展容易
指令执行速度慢,指令功能的修改和扩展难
指令执行��度快,指令功能的修改和扩展容易
指令执行速度快,指令功能的修改和扩展难
60、某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是(2009年原题、第五章:
中央处理器)
90ns80ns70ns60ns
61、下列关于RISC的叙述中,错误的是(2009年原题、第五章:
中央处理器)
RISC普遍采用微程序控制器RISC大多数指令在一个时钟周期内完成
RISC的内部通用寄存器数量相对CISC多
RISC的指令数、寻址方式和指令格式种类相对CISC少
62、某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。
假定取指令时,每取一个字节PC自动加1。
若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转移后的目标地址是(2009年原题、第四章:
指令系统)
2006H2007H2008H2009H
63、某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(2009年原题、第三章:
存储系统)
1,152,l51,302,30
64、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示,且位数分别为5位和7位(均含2位符号位)。
若有两个数X=27×29/32,Y=25×5/8,则用浮点加法计算X+Y的最终结果是(2009原题、第二章:
运算方法和运算器)
001111100010001110100010010000010001发生溢出
66、冯•偌依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是(2009原题、第一章:
计算机系统概述)
指令操作码的译码结果指令和数据的寻址方式
指令周期的不同阶段指令和数据所在的存储单元
67、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为:
64,16 16,64 64,8 16,16
68、计算机系统中的存贮器系统是指:
RAM存贮器 ROM存贮器 主存贮器 内存贮器和外存贮器
69、交叉存储器实质上是一种()存储器,它能执行独立的读写操作
多模块,并行多模块,串行整体式,并行整体式,串行
70、相联存储器是按()进行寻址的存储器
地址指定方式堆栈存取方式内容指定方式地址指定与堆栈存取方式结合
71、单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个经常需采()
堆栈寻址方式立即寻址方式隐含寻址方式间接寻址方式
72、寄存器间接寻址方式中,操作数处在()
通用寄存器堆栈主存储器程序计数器
73、计算机的外围设备是指:
输入/输出设备外存设备通信设备除主机外的其他设备
74、下列外存中,属于顺序存取存储器的是:
U盘硬盘磁带光盘
75、显示器的颜色数为256色,则刷新存储器每个单元的字长应该为:
256位8位7位16位
76、CRT的颜色数为256色,则刷新存储器每个单元的字长应该为:
256位8位7位16位
77、指令的寻址方式有顺序和跳跃两种,采用跳跃寻址方式,可以实现()
堆栈寻址
程序的条件转移
程序的无条件转移
程序的条件转移或无条件转移
78、float型数据通常用IEEE754单精度浮点数格式表示.若编译器将float型变量x分配在一个32位浮点寄存器FR!
中,且x=-8.25,则FR1的内容是()
C1040000HC2420000HC1840000HC1C20000H
79、不属于ALU的部件有()
加法器或乘法器移位器逻辑运算部件指令寄存器
80、处理器中的ALU采用()来实现
时序电路组合逻辑电路控制电路模拟电路
81、当且仅当()发生时,称为浮点数溢出(上溢)
阶码上溢尾数上溢尾数与阶码同时上溢尾数或阶码上溢
82、某浮点数采用IEEE754单精度格式表示为C5100000H,则该数的值是()(注:
选项中[]内的值为上标
-1.125*2[10]-1.125*2[11]-0.125*2[10]-0.125*2[11]
83、在C程序中,int类型的变量x的值为-1088。
程序执行时,x先被存放在16位的寄存器R1中,然后被算术右移4位。
则此时R1中的内容以16进制表示是()FBC0HFFBCH0FBCH87BCH
84、补码表示的8位二进制定点小数所能表示数值的范围是()
-0.1111111B~0.1111111B
-1.0000000B~0.1111111B
-0.1111111B~1.0000000B
-1.0000000B~1.0000000B
85、在定点小数计算机中,()的原码与补码相同.
-0.51-0.1-1
86、下列数中最大的是()
10000000B125O10000110(BCD码)55H
87、在计数器定时查询方式下,若每次计数从0开始,则()
设备号小的优先级高设备号大的优先级高
每个设备使用总线的机会相同以上都不对
88、在集中式总线仲裁中,()方式相应最快。
链式查询独立请求计数器定时查询不能确定
89、系统总线是指()
运算器、控制器、寄存器之间的连接部件
运算器、寄存器、主存之间的连接部件
运算器、寄存器、外围设备之间的连接部件
CPU、主存、外围设备之间的连接部件
90、某机字长32位,其中1位符号位,31位表示尾数。
若用定点小数表示,则最大正小数为:
+(1-2-32)+(1-2-31)2-322-31
91、若浮点数尾数用补码表示,则判断运算结果是否为规格化数的方法是:
阶符与数符相同为规格化数 阶符与数符相异为规格化数
数符与尾数小数点后第一位数字相异为规格化数 数符与尾数小数点后第一位数字相同为规格化数
92、算术/逻辑运算单元74181ALU可完成:
16种算术运算功能 16种逻辑运算功能
16种算术运算功能和16种逻辑运算功能 4位乘法运算和除法运算功能
93、在主存和CPU之间增加cache的目的是
增加内存容量提高内存的可靠性
解决CPU与内存之间的速度匹配问题增加内存容量,同时加快存取速度
94、存储周期是指
存储器的读出时间存储器进行连续读和写操作所允许的最短时间间隔
存储器的写入时间存储器进行连续写操作所允许的最短时间间隔
95、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示,且位数分别为5位和7位(均含2位符号位)。
若有两个数X=27×29/32,Y=25×5/8,则用浮点加法计算X+Y的最终结果是(2009原题、第一章:
计算机系统概述)
001111100010001110100010
010000010001发生溢出
96、某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。
每个主存块大小为32字节,按字节编址。
主存129号单元所在主存块应装入到的Cache组号是(2009原题、第三章:
存储系统)
0246
97、下列选项中,能缩短程序执行时间的措施是()(2010年原题、第五章:
中央处理器) I提高CPU时钟频率,II优化数据通过结构,III对程序进行编译优化
仅I和II 仅I和III 仅II和III I,II,III
98、假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个8位寄存器中,则下列运算会发生溢出的是()(2010年原题、第二章:
运算方法和运算器)
r1×r2 r2×r3 r1×r4 r2×r4
99、下列选项中的英文缩写均为总路线标准的是()(2010年原题、第六章:
总线系统)
PCI,CRT,USB,EISA
ISA,CPI,VESA,EISA
ISA,SCSI,RAM,MIPS
ISA,EISA,PCI,PCI-Express
100、float型数据通常用IEEE754单精度浮点数格式表示。
若编译器将float型变量x分配在一个32位浮点寄存器FR1中,且x=-8.25,则FR1的内容是(2011年原题、第二章:
运算方法和运算器)
C1040000HC2420000HC1840000HC1C20000H
101、下列给出的指令系统特点中,有利于实现指令流水线的是(2011年原题、第五章:
中央处理器)
Ⅰ.指令格式规整且长度一致Ⅱ、指令和数据按边界对齐存放Ⅲ、只有Load/Store指令才能对操作数进行存储访问
仅Ⅰ、Ⅱ仅Ⅱ、Ⅲ仅Ⅰ、ⅢⅠ、Ⅱ、Ⅲ
102、某计算机有五级中断L4~L0,中断屏蔽字为M4M3M2M1M0,Mi=1(0≤i≤4)表示对Li级中断进行屏蔽。
若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3,则L1的中断处理程序中设置的中断屏蔽字是(2011年原题、第八章:
输入输出系统)
11110011010001101010
判断题
103、分辨率指显示器所能表示的像素个数,像素越密,分辨率越高,图像越模糊。
104、引入操作数寻址方式目的有:
缩短指令长度、扩大寻址范围、提高编程灵活性等。
105、指令系统指一台计算机中所有机器指令的集合,是表征计算机性能的重要因素。
106、若某计算机字代表一条指令或指令的一部分,则称数据字。
107、若某计算机字是运算操作的对象,即代表要