计算机组成原理课程设计.docx
《计算机组成原理课程设计.docx》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计.docx（42页珍藏版）》请在冰豆网上搜索。
计算机组成原理课程设计
计算机组成原理课程设计报告
班级：
计算机班姓名：
学号：
完成时间：
2011年1月3日
一、课程设计目的
1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；
2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；
3．培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备（环境）
1．硬件
●COP2000实验仪
●PC机
2．软件
●COP2000仿真软件
四、课程设计的具体内容（步骤）
1．详细了解并掌握COP2000模型机的微程序控制器原理，通过综合实验来实现
该模型机指令系统的特点：
总体结构:
模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。
而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。
在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。
模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。
模型机的寻址方式分五种：
．累加器寻址：
操作数为累加器A，例如“CPLA”是将累加器A值取反，还有些指令是隐含寻址累加器A，例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。
．寄存器寻址：
参与运算的数据在R0-R3的寄存器中，例如“ADDA，R0”指令是将寄存器R0的值加上累加器A的值，再存入累加器A中。
．20112989________________________________________________________________________________________________________________________寄存器间接寻址：
参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中，例如“MOVA，@R1”指令是将寄存器R1的值做为地址，把存储器EM中该地址的内容送入累加器A中。
d.存储器直接寻址：
参与运算的数据在存储器EM中，数据的地址为指令的操作数。
例如“ANDA，40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算，结果存入累加器A。
e.立即数寻址：
参与运算的数据为指令的操作数。
例如“SUBA，#10H”是从累加器A中减去立即数10H，结果存入累加器A。
该模型机微指令系统的特点（包括其微指令格式的说明等）：
每条指令都分成四个周期，每个周期都是一步运算，而每步运算都是由24个控制为组成，这24个控制为分别是：
XRD：
外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。
EMWR：
程序存储器EM写信号。
EMRD：
程序存储器EM读信号。
PCOE：
将程序计数器PC的值送到地址总线ABUS上。
EMEN：
将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。
IREN：
将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。
EINT：
中断返回时清除中断响应和中断请求标志，便于下次中断。
ELP：
PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。
MAREN：
将数据总线DBUS上数据打入地址寄存器MAR。
MAROE：
将地址寄存器MAR的值送到地址总线ABUS上。
OUTEN：
将数据总线DBUS上数据送到输出端口寄存器OUT里。
STEN：
将数据总线DBUS上数据存入堆栈寄存器ST中。
RRD：
读寄存器组R0-R3，寄存器R?
的选择由指令的最低两位决定。
RWR：
写寄存器组R0-R3，寄存器R?
的选择由指令的最低两位决定。
CN：
决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。
FEN：
将标志位存入ALU内部的标志寄存器。
X2：
X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。
详情见表1。
WEN：
将数据总线DBUS的值打入工作寄存器W中。
AEN：
将数据总线DBUS的值打入累加器A中。
S2：
S2、S1、S0三位组合决定ALU做何种运算。
详情见表2。
表1表2
X2X1X0
输出寄存器
S2S1S0
功能
000
IN_OE外部输入门
000
A+W加
001
IA_OE中断向量
001
A-W减
010
ST_OE堆栈寄存器
010
A|W或
011
PC_OEPC寄存器
011
A&W与
100
D_OE直通门
100
A+W+C带进位加
101
R_OE右移门
101
A-W-C带进位减
110
L_OE左移门
110
~AA取反
111
没有输出
111
A输出A
2。
计算机中实现乘法和除法的原理
（1）无符号乘法
①实例演示（即，列4位乘法具体例子演算的算式）：
在程序中被乘数为7（0111），乘数是6（0110）得数应为42（00101010）
算法过程：
0111
×0110
0000R2值为0
＋0000（0）最低位是0，则R2=R2+0R0左移R1右移
0000R2值为0
＋0111
（1）最低位是1，则R2=R2+R0R0左移R1右移
01110R2值为01110，
＋0111
（1）最低位是1，则R2=R2+R0R0左移R1右移
101010R2值为101010
＋0000（0）最低位是0，则R2=R2+0R1右移
00101010R2值为00101010=2A
②硬件原理框图：
③算法流程图：
总体思想是移位相加
（2）无符号除法
①实例演示（即，列4位除法具体例子演算的算式）：
在程序中被除数是65（01100110）除数是9（1001）商是B（1011）余数2（0010）
由恢复余数法得到一个新的算法R0=R0-R1/2
01011
100101100110
1001
11010R0=R0-R1借位跳LAB1
1001R2左移R1右移R3=R3-1
000111R0=R0+R1进位跳LAB2
1001R2左移R1右移R3=R3-1
1111101R0=R0-R1借位跳LAB1
1001R2左移R1右移R3=R3-1
00001100R0=R0+R1进位跳LAB2
1001R2左移R1右移R3=R3-1
00000011R0=R0-R1R3=0结束
②硬件原理框图：
③算法流程图：
3．对应于以上算法如何分配使用COP2000实验仪中的硬件
（初步分配，设计完成后再将准确的使用情况填写在此处）
（1）无符号乘法
硬件名称
实现算法功能描述
寄存器R0
①初始化时，用来存放被乘数；
②在程序执行的过程中，用来存放向左移位后的被乘数。
寄存器R1
①初始化时，用来存放乘数；
②在程序执行的过程中，用来存放向右移位后的乘数。
寄存器R2
计算时用来存放部分积和最后的积
累加器A
执行ADDA,R?
（加法）、RLR?
（左移一位）、RRR?
（右移一位）等命令时所必须使用的寄存器。
寄存器W
执行ADDA,R?
（加法）、ANDR?
#II（测试R1的末位）等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行；
②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。
③当要从EM中读取数据时，由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
（2）无符号除法
硬件名称
实现算法功能描述
寄存器R0
初始化时，用来存放被除数和计算后的余数。
寄存器R1
①初始化时，用来存放除数；
②在程序执行的过程中，用来存放向右移位后的除数。
寄存器R2
在程序执行过程中，用来保存当前算得的商。
寄存器R3
当作计数器使用，用来控制程序是否结束（初始值5）。
累加器A
①计算时用来存放中间结果；
②执行ADDA,R?
（加法）、SUBA,R?
（减法）等命令时所必须使用的寄存器。
寄存器W
执行SUBA,R?
（减法）等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行；
②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。
③当要从EM中读取数据时，由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
4．在COP2000集成开发环境下设计全新的指令/微指令系统
设计结果如表所示（可按需要增删表项）
（1）新的指令集
（设计两个不同指令集要分别列表）
助记符
机器码1
机器码2
指令说明
_FATCH_
000000xx00-03
实验机占用，不可修改。
复位后，所有寄存器清0，首先执行_FATCH_指令取指。
ADDR?
A
000001xx04-07
将累加器A中的数加入到寄存器R?
中，并影响标志位。
ADDR?
#II
000010xx08-0B
II
将立即数II加入到寄存器R?
中，并影响标志位。
SUBR?
A
000011xx0C-0F
从寄存器R?
中减去累加器A中的数，并影响标志位。
SUBR?
#II
000100xx10-13
II
从寄存器R?
中减去立即数II，并影响标志位。
ANDR?
#II
000101xx14-17
II
寄存器R?
“与”立即数II，只改变标志位,并不改变R?
中的数值。
000110xx18-1B
000111xx1C-1F
MOVA,R?
001000xx20-23
将寄存器R?
中的数放入累加器A中。
MOVR?
#II
001001xx24-27
II
将立即数II存放到寄存器R?
中。
RLR?
001010xx28-2B
寄存器R?
中的数不带进位向左移一位，并不影响标志位。
RRR?
001011xx2C-2F
寄存器R?
中的数不带进位向右移一位，并不影响标志位。
JCMM
001100xx30-33
MM
若进位标志位置1，跳转到MM地址。
JZMM
001101xx34-37
MM
若零标志位置1，跳转到MM地址。
001110xx38-3B
JMPMM
001111xx3C-3F
MM
跳转到MM地址。
OVER
010000xx40-43
程序结束。
（2）新的微指令集
助记符
状态
微地址
微程序
数据输出
数据打入
地址输出
运算器
移位控制
PC
PC
_FATCH_
T0
00
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
01
FFFFFF
A输出
+1
02
FFFFFF
A输出
+1
03
FFFFFF
A输出
+1
ADDR?
A
T2
04
FFF7EF
寄存器值R？
寄存器W
A输出
+1
T1
05
FFFA98
ALU直通
寄存器R?
标志位C,Z
加运算
+1
T0
06
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
07
FFFFFF
A输出
+1
ADDR?
#II
T3
08
FFF7F7
寄存器值R？
寄存器A
A输出
+1
T2
09
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
T1
0A
FFFA98
ALU直通
寄存器R?
标志位C,Z
加运算
+1
T0
0B
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
SUBR?
A
T3
0C
FFFF8F
ALU直通
寄存器W
A输出
+1
T2
0D
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T1
0E
FFFA99
ALU直通
寄存器R？
标志位C,Z
减运算
+1
T0
0F
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
SUBR?
#II
T3
10
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T2
11
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
T1
12
FFFA99
ALU直通
寄存器R?
标志位C,Z
减运算
+1
T0
13
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
ANDR?
#II
T3
14
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
+1
T2
15
FFF7F7
寄存器值R?
寄存器A
A输出
+1
T1
16
FFFE93
ALU直通
寄存器R?
标志位C,Z
与运算
+1
T0
17
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
UNDEF
T1
18
FFEF9F
ALU直通
堆栈寄存器ST
A输出
+1
T0
19
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
1A
FFFFFF
A输出
+1
1B
FFFFFF
A输出
+1
UNDEF
T1
1C
FFFF57
堆栈寄存器ST
寄存器A
A输出
+1
T0
1D
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
1E
FFFFFF
A输出
+1
1F
FFFFFF
A输出
+1
MOVA,R?
T1
20
FFF7F7
寄存器值R？
寄存器A
A输出
+1
T0
21
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
22
FFFFFF
A输出
23
FFFFFF
A输出
MOVR?
#II
T1
24
C7FBFF
存贮器值EM
寄存器R？
PC输出
A输出
+1
+1
T0
25
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
26
FFFFFF
A输出
+1
27
FFFFFF
A输出
+1
RLR?
T2
28
FFF7F7
寄存器值R？
寄存器A
A输出
+1
T1
29
FFF9DF
ALU左移
寄存器R？
A输出
左移
+1
T0
2A
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
2B
FFFFFF
A输出
+1
RRR?
T2
2C
FFF7F7
寄存器值R？
寄存器A
A输出
+1
T1
2D
FFF9BF
ALU右移
寄存器R？
A输出
右移
+1
T0
2E
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
2F
FFFFFF
A输出
+1
JCMM
T1
30
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
31
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
32
FFFFFF
A输出
+1
33
FFFFFF
A输出
+1
JZMM
T1
34
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
35
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
36
FFFFFF
A输出
+1
37
FFFFFF
A输出
+1
UNDEF
T1
38
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
39
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
3A
FFFFFF
A输出
+1
3B
FFFFFF
A输出
+1
JMPMM
T1
3C
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
3D
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
3E
FFFFFF
A输出
+1
3F
FFFFFF
A输出
+1
OVER
T0
40
CBFFFF
指令寄存器IR
PC输出
A输出
写入
+1
41
FFFFFF
A输出
+1
42
FFFFFF
A输出
+1
43
FFFFFF
A输出
+1
5．用设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序
（1）乘法
4位乘法的算法流程图与汇编语言程序清单：
MOVR0,#07H
MOVR1,#06H
MOVR2,#00H
MOVA,R1
ANDR0,#0FH
JZLAB3
ANDR1,#0FH
JZLAB3
LAB1:
ANDR1,#01H
JZLAB2
MOVA,R0
ADDR2,A
LAB2:
RLR0
RRR1
ANDR1,#0FH
JZLAB3
JMPLAB1
LAB3:
OVER
（2）除法
4位除法的算法流程图与汇编语言程序清单：
MOVR0,#66H
MOVR1,#09H
MOVR2,#00H
MOVR3,#05H
ANDR0,#0FFH
JZLAB5
ANDR1,#0FH
JZLAB4
RLR1
RLR1
RLR1
RLR1
MOVA,R1
SUBR0,A
JCLAB1
JMPLAB4
LAB1:
RLR2
RRR1
SUBR3,#01H
JZLAB3
MOVA,R1
ADDR0,A
JCLAB2
JMPLAB1
LAB2:
RLR2
ADDR2,#01H
RRR1
SUBR3,#01H
JZLAB3
MOVA,R1
SUBR0,A
JCLAB1
JMPLAB2
LAB3:
ANDR0,#80H
JZLAB5
MOVR1,#09H
MOVA,R1
ADDR0,A
JMPLAB5
LAB4:
MOVR2,#0FFH
LAB5:
OVER
6．上述程序的运行情况（跟踪结果）
按下表填写描述以上各程序运行情况的内容。
按每个程序一张表进行。
程序运行的过程
乘法
汇编指令
程序地址
机器码
指令说明
微程序
PC
PC
运行时寄存器或存储器的值
_FATCH_
00
00
实验机占用，不可修改。
复位后，所有寄存器清0，首先执行_FATCH_指令取指。
CBFFFF
+1
写入
EM:
24
MOVR0,#07
00
2407
将立即数07H存放到寄存器R0中。
C7FBFF
CBFFFF
+1
+1
+1
写入
EM:
24
EM:
07R0:
07
MOVR1,#06
02
2506
将立即数06H存放到寄存器R1中。
C7FBFF
CBFFFF
+1
+1
+1
写入
EM:
25
EM:
06R1:
06
MOVR2,#00
04
2600
将立即数00H存放到寄存器R2中。
C7FBFF
CBFFFF
+1
+1
+1
写入
EM:
26
EM:
00R2:
00
MOVA,R1
06
21
将寄存器R1中的数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM:
21
升级会员 