数字电子钟的设计.docx

数字电子钟的设计.docx

《数字电子钟的设计.docx》由会员分享，可在线阅读，更多相关《数字电子钟的设计.docx（12页珍藏版）》请在冰豆网上搜索。

数字电子钟的设计

数字电子钟的设计

摘要

随着人类科技文明的发展，人们对于时钟的要求在不断地提高。

时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其

它的功能。

高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。

在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路.

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

关键词：

数字电子钟；时钟电路；计数电路；校正电路

目录

1设计目的………………………………………………………………………3

2设计要求………………………………………………………………………3

2.1设计指标…………………………………………………………………3

2.2设计要求…………………………………………………………………3

2.3制作要求…………………………………………………………………3

3数字钟的基本原理……………………………………………………………3

3.1数字电子钟的原理图….……………………………………………….3

3.2秒脉冲产生电路…………………………………………………………4

3.3时间记数电路……………………………………………………………5

3.3.1计“秒”（和计“分”）电路…………………………………….5

3.3.2十进制-六进制转换电路……………………………………………5

3.3.3计时电路…………………………………………………………….6

3.3.4十二进制电路……………………………………………………..7

3.4显示器…………………………………………………………………….7

3.5校准电路………………………………………………………………….7

4调试要点……………………………………………………………………….8

5设计步骤………………………………………………………………………9

5.1秒脉冲发生器的设计…………………………………………………..9

5.2六十进制（分、秒）计数器的设计…………………….…………….10

5.3十二进制（计时）计数器的设计……………………………………..11

6总结……………………………………………………………………………12

7设计体会………………………………………………………………………12

参考文献………………………………………………………………………13

附录……………………………………………………………………………14

1设计目的

1）掌握数字钟的工作原理及其设计方法。

2）熟悉常用数字集成电路的使用方法。

3）应用EWB软件进行仿真。

2设计要求

2.1设计指标

1）显示时、分、秒。

2）可以24小时制或12小时制。

3）具有时间设置，时间清零（复位），时间修改、停止等功能。

4）（选做）增加部分扩展功能（如准点报时、定时闹钟等）。

5）为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

2.2设计要求

1）画出电路原理图（或仿真电路图）。

2）元器件及参数选择。

3）电路仿真与调试。

3.3制作要求

自行装配和调试，并能发现问题和解决问题。

3数字钟的基本原理

3.1数字电子钟的原理框图

如图1所示，秒脉冲产生电路产生的脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器或者555集成定时器电路构成数字钟,本次设计采用555集成定时器作为秒脉冲发生器。

图1：

数字钟的原理框图

3.2秒脉冲产生电路

图2所示为555集成定时器构成的振荡周期为1秒的多谐振荡器。

将该电路产生的秒脉冲信号送到6级计数器，分别得到计“秒”的个位和十位、计“分”的个位和十位，以及计“时”的个位和十位的计数信号。

图2：

由555电路构成的多谐振荡器

3.3时间记数电路

3.3.1计“秒”（和计“分”）电路

“秒”计数是六十进制，可由一级十进制计数器和一级六进制计数器构成。

如图3所示。

其中IC1和IC2可选用74160计数芯片。

IC1应连接成十进制计数器IC2应接成六进制计数，两者一起构成六十进制计数器，即实现了记“秒”的功能。

其中IC1为“秒钟”的个位计数，从初态QDQCQBQA＝0000开始计数，当IC1的计数输入（每一秒钟一个计数脉冲）CP1接收到由计分进位输出的第10个脉冲信号（对应第10个小时）时，IC1应当复位，即QDQCQBQA＝0000。

同时应向IC2输出进位脉冲信号，此时IC2应计数为0001。

当第20个脉冲到来时则应为0010，当第60个脉冲到来时，IC1和IC2的状态都应变为0000，即完成六十进制计数，实现了计秒的功能。

计“分”电路与计秒电路完全相同，可另外用两个计数芯片IC3和IC4连接而成。

图3：

秒钟计数设计图

3.3.2十进制-六进制转换电路

秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为6进制计数器的电路连接方法如图4所示，在秒（分）钟十位的74160的芯片上，把输出接口ＱＢ与ＱC连接到一个与非门输入端，同时把与非门输出端与清零控制端共同接入一个同或门输入端，再将同或门输出端接入秒（分）钟的十位74160芯片这样无论是秒钟（分钟）的计数到60而实现清零还是控制端要清零都可以实现。

图4：

十进制改为六进制

3.3.3计时电路

小时的计数可以是24进制也可以是12进制，本电路设计采用12进制，计数电路原理框图如图5所示。

仍由两块集成计数芯片IC5和IC6组成。

其中IC5为“小时”的个位计数，从初态QDQCQBQA＝0000开始计数，当IC5的计数输入（每小时一个计数脉冲）CP5接收到由计分进位输出的第10个脉冲信号（对应第10个小时）时，IC5应当复位，即QDQCQBQA＝0000。

同时应向IC6输出进位脉冲信号，此时IC6应计数为0001，当第12个脉冲到来时，IC5和IC6的状态都应变为0000，即完成12进制计数，实现了计“小时”的功能。

图5：

时钟计数模块

3.3.4十二进制电路

小时计数以十二进制为准，从0显示到11，到12时马上清零，在设计上与秒钟的十进制-六进制的设计方法相近。

如图6所示，把计时的个位计数74160中的QB输出端与计时的十位计数芯片74160的QA输出端共同接入与非门输入端，再把输出端与清零控制端共同接入同或门输入端，后将同或门的输出端接到计时两74160芯片的清零端，如此当计时芯片计数到十二时马上就被清零，而控制端也可以实现清零。

IC5IC6

图6：

十二进制电路

3.4显示器

在本次设计当中，为了设计更为简单，我们采用的是译码与显示为一体的四引脚的显示器，接线更为简单方便。

3.5校准电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取震荡电路产生的1HZ信号；输出端则与分或时个位计时输入端相连。

当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路。

整个校时电路就如图7。

图7：

消除抖动的校时电路

正常计数时，G1门开，秒脉冲进行单位产生的分脉冲可通过G1G3（开门状态）送入分计数器，此时G2封锁，校准脉冲（即秒脉冲）进不去。

按下S1则G1封锁，“分”脉冲受阻，而G2打开，秒脉冲进入分计数器进行快速计数（即较分），校时电路与此完全相同。

4调试要点

组装后注意：

器件管脚的连接一定要准确，“清零端”，“置1端”要正确处理。

调试步骤如下：

1）用示波器检测振荡器的输出信号波形和频率。

2）将振荡信号分别送入“时”“分”“秒”计数器，检查各级计数器的工作情况。

3）观察校准电路是否满足设计要求。

4）观察电子钟是否准确正常的工作。

5设计步骤

5.1秒脉冲发生器的设计

5.1.1绘制电路原理图

图8：

脉冲发生器电路原理图

有一个555定时器和R1=1K

，R2=0.215K

电阻及C1=1000uf和C2=0.01uf构成。

根据理论计算T＝1.43/（2R2+R1）C2，而T=1.0S。

5.1.2仿真验证

图9：

脉冲周期验证图

调试电路，用示波器观察波型，测量周期，由图9可以看出周期为0.999312S.

5.2六十进制（分、秒）计数器的设计

5.2.1绘制电路原理图

1、绘制步骤简介：

1）第1片的74160的CLK接秒脉冲源。

2）当第1片74160计满9之后便向右边74160进一位，RCO经过非门接第一片的CLK（因为74160时钟脉冲接下降缘有效）。

3）按要求需连接成六十进制电路，第2片74160的清零端安装10至6进制转化电路连接。

2、秒脉冲（即时钟脉冲）信号源的设置

双击秒脉冲，把周期为1S。

设计图如图10所示

图10：

六十进制的秒（分）设计图

5.2.2仿真验证

图11:

六十进制计数器波形图

5.3十二进制（计时）计数器的设计

绘制步骤简介：

1）左边的74160的CLK接秒脉冲源。

2）当左边74160计满9之后便向右边74160进一位，RCO经过非门接第一片的CLK（因为74160下降缘有效）。

3）根据要求得到十二进制，所以输出为00010010，当为12的时候便马上清0，因而按照十二进制连接方法连接好清零端。

图12:

小时十二进制设计图

6总结

在连接秒钟到分钟的进位电路时，选择在秒钟清零的时间，因为这个脉冲电流无法在进位端获得，所以我选择了一个清零所需的脉冲，模拟结果发现是符合我设想的。

在连接校正电路的过程中出现时和分都能正常校正时但秒却受到影响特别时一较分钟的时候秒乱跳而不校时的时候秒从40跳到59然后又跳回40分和秒之间无进位电路在时分秒进位过程中能正常显示故可排除芯片和连线的接触不良的问题.经检查校正电路的连线没有错误后用万用表的直流电压档带电检测秒十位的QAQBQC和QD脚发现QA脚时有电压时而无电压再检测秒到分和分到时的进位端发现是由于秒到分的进位未拔掉所至.

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:

首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.

根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中

7设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接时,要求熟悉逻辑电路及其芯片各引脚的功能,这样才能在电路出错时便能准确地找出错误所在并及时给予纠正.

在设计电路中,是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力,相信只有自己动手实际操作了，才会有更加深刻的理解体会。

参考文献

1、童诗白主编，《模拟电子技术基础》（第三版），高教出版社。

2、阎石主编，《数字电子技术基础》（第四版/第五版），高教出版社。

3、金唯香、谢玉梅主编，《电子测试技术》，湖南大学出版社。

附录

1、元件清单表

元件及型号

数目

元件及型号

数目

555集成芯片

1片

同或门

3个

74160芯片

6片

四引脚显示器

6个

电键

5个

5V电源

一个

非门

3个

VCC形式电源

5个

与非门

13个

示波器

1个

电阻1K

6个

电阻0.25K

1个

2、总电路图