PCI9052接口电路的功能及应用.docx
《PCI9052接口电路的功能及应用.docx》由会员分享，可在线阅读，更多相关《PCI9052接口电路的功能及应用.docx（18页珍藏版）》请在冰豆网上搜索。
PCI9052接口电路的功能及应用
PCI9052接口电路的功能及应用1
PCI总线目标接口芯片PCI9052及其应用7
基于DSP的PCI总线数据采集系统的研究10
PCI9052总线接口芯片及其ISA模式应用14
∙PCI总线接口芯片PCI9052及其应用
∙基于PCI总线的高速信号采集卡设计
∙基于PCI总线的单圈绝对式光电轴角编码器实时数据采集系统
∙基于FPGA的PCI接口控制器模型的设计
∙一种基于DSP的PCI嵌入式设备设计与实现
∙基于PCI总线四轴运动控制卡的设计与研究
∙CPCI总线与VME总线桥接底板的研制
PCI9052接口电路的功能及应用
摘要：
PCI总线是Pentium主机最常见的总线，基于PCI总线形成的CompactPCI和PXI总线广泛地应用在仪器和自动化领域。
PCI适配卡的接口设计变得越来越重要，介绍PCI专用接口电路PCI9052的功能，通过一个例子介绍它的应用。
关键词：
外部设备互连总线；局部总线；接口电路；PCI9052；应用
1 引言
PCI（PeripheralComponentInterconnect）总线具有独立于处理器、高数据传速率、即插即用、低功耗、适应性强等特点，已成为微型机的主流总线。
基于PCI总线形成的CompactPCI和PXI总线广泛应用于仪器和自动化领域。
随着PCI总线的广泛应用，其接口的设计开发显得尤为重要。
由于PCI总线的独特性能，如信号负载能力、支持数据的突发传送、地址/数据、命令/字节使能信号总线复用等，使中小规模的器件难以实现接口电路。
实现PCI总线接口一般采用CPLD或FPGA设计PCI接口，这种方法难度很大；另一种是采用专用的PCI接口电路，使设计开发者免除繁琐的时序分析，缩短开发周期，降低开发成本。
本文介绍PCI9052接口电路的功能及其在PCI板卡设计中的应用。
2 接口电路
PCI9052是PLX公司开发的低价位PCI总线目标接口电路,功耗低,采用PQFP型160引脚封装,符合PCI2.1规范,它的局部总线（LOCALBUS）可以通过编程设置为8/16/32位的（非）复用总线，数据传送率可达到132Mb/s。
提供了ISA接口，可以使ISA适配器迅速、低成本地转换到PCI总线上。
主要功能与特性如下所述：
异步操作。
PCI9052的LocalBus与PCI总线的时钟相互独立运行,两总线的异步运行便于高、低速设备的兼容。
LocalBus的运行时钟频率范围为0MHz～40MHz,TTL电平，PCI的运行时钟频率范围为0MHz～33MHz。
支持突发操作。
PCI9052提供一个64字节的写FIFO和一个32字节的读FIFO,从而支持预取模式即突发操作。
中断产生器。
可以由LocalBus的二个中断信号LINTi1和LINTi2产生一个PCI中断信号INTA＃。
串行EEPROM接口，用于存放PCI总线和Local总线的配置信息。
5个局域总线地址空间和4个片选，基址和地址范围可以由串行EEPROM或主控设备进行编程。
大/小Endian模式的字节交换，有二种交换字节顺序的输出方式。
总线驱动。
所有地址、数据和控制信号都有PCI9052直接驱动，不用额外的驱动电路。
Localbus等待状态。
除了等待信号LRDYI＃用于握手之外,PCI9052还有一个内部等待产生器（包括地址到数据周期、数据到数据周期和数据到地址周期的等待）。
PCI锁定机制。
主控设备可以通过锁定信号占有对PCI9052的唯一访问权。
ISA总线模式。
PCI9052提供一个ISA逻辑接口，用户可直接使PCI总线和ISA总线相连,可以非常容易地将ISA设计转换到PCI。
PCI9052的接口示意图如图1所示。
图1 PCI总线接口示意图
3 PCI9052的功能及操作
3.1初始化
上电时，PCI总线的RST＃信号将PCI9052的内部寄存器设置为缺省值，同时，PCI9052输出局部复位信号（LRESET＃），并且检查EEPROM是否存在。
如果设备上装有EEPROM，且EEPROM的第一个16字节非空，那么，PCI9052根据EEPROM内容设置内部寄存器,否则设为缺省值。
3.2复位
PCI9052支持二种复位方式：
硬件复位和软件复位。
硬件复位是PCI9052总线接口的RST＃信号输入有效时将引起整个PCI9052复位,并输出LRESET＃局部复位信号。
软件复位是PCI总线上的主机可以通过设置控制寄存器CNTRL（50H）中的软件复位字节（Bit30）来对PCI9052复位,并输出LRESET＃信号。
此时，PCI和局部总线的配置寄存器的值将保持不变。
当CNTRL中的软件复位字节有效时，PCI9052仅对配置寄存器的访问应答，对局部总线的访问不响应。
PCI9052保持这种状态直到PCI总线上的主机清除软件复位字节。
3.3对串行EEPROM接口的访问
复位后,PCI9052开始读串行EEPROM，若读出的第一个字非FFFFH，则PCI9052认为有一个有效的EEPROM存在，并且继续进行读操作，否则，认为EEPROM无效。
PCI总线的主设备可以读、写连接在PCI9052上的串行EEPROM。
对其进行读、写操作之前需要将控制寄存器CNTRL[25]（使能位）设置为“1”,并控制CNTRL[24]位以产生串行EEPROM的时钟，然后，从EEDI送入指令代码。
如果在指令代码之后由EEDO输出“0”,则表明可以对其进行读、写。
需要结束操作时,只要将CNTRL[25]设置为“0”即可。
3.4对内部寄存器访问
PCI9052提供了二种类型的片内寄存器,即PCI配置寄存器和局部配置寄存器,二者都只能由PCI总线和串行EEPROM访问,也可以通过设置寄存器CNTRL[13：
12]禁止对后者的访问，这样，极大地增强了接口设计的灵活性。
3.5直接数据传输模式
PCI9052支持PCI总线上的主处理器对局部总线上的设备进行直接访问。
PCI9052的配置寄存器将访问映射到局部地址空间。
片内的读写FIFO存储器使PCI9052支持PCI总线与局部总线之间进行高性能的猝发传送。
PCI总线主控访问局部总线示意图如图2所示。
图2 PCI主控直接访问局部示意图
3.6PCI中断（INTA＃）的产生
要产生PCI中断INTA＃,首先将寄存器INTCSR[6]（PCI中断使能位）设置为“1”,如果需要以软件方式产生中断,则只需将INTCSR[7]（软件中断位）设置为“1”。
如果系统设计方案中选用由局部总线上的设备产生中断信号INTi1和INTi2、再生成PCI中断INTA＃的方式,只要将寄存器INTCSR的相关位按表1进行设置,复位后INTCSR的值全部为“0”。
表1 寄存器INTCSR相关的设置
位
含义
设置为“1”
设置为“0”
0（3）
INTil（INTi2）
使能
使能
禁止
1（4）
极性
高电平有效
低电平有效
2（5）
状态
中断激活
中断末激活
8（9）
选择使能
边缘触发
电平触发
10（11）
边缘触发清除位
清除边缘触发
保持
4 应用实例
PCI9052是功能非常强大的PCI接口电路，用它设计PCI适配卡将使接口变得非常方便。
图3是PCI主处理机读取SRAM的接口示意图，其主要功能是实现对RAM的单次或突发读、写操作。
图3 存储器突发读写示意图
4.1电路连接
按照图3中的连接电路，对于SRAM主要有以下几个引脚：
A（17，0）、I/O（7，0）、OE、CE、WE等。
地址线A（17，2）与本地地址线LA[17，2]相连，根据PCI9052的LBE[0，3]＃的定义，这里用8位数据总线将LBE0＃与A0连接，LBE1＃与A1连接，OE与PCI9052的CS0＃相连。
PCI9052为设计人员提供了4个片选信号CS（3：
0）＃，可以为4个设备提供片选信号，这样，可以避免设计人员在设计电路时设计片选解码电路，其地址和范围可由其对应的内部寄存内部本地寄存器配置。
串行EEPROM用于存储配置寄存器内的配置信息，可以采用NM93C46或与之兼容的存储器。
4.2寄存器设定
电路连接好后，要使电路能正常工作，必须对PCI9052内部寄存器进行配置。
根据电路性能及特点，应将寄存器设定为非复用工作方式,采取存储器映射,8位数据总线。
局部总线0的基地址寄存器值为240001H，其地址范围寄存器值为3FFF8H，其描述寄存器值为39H；片选0基址寄存器的初始值为4C0001；命令寄存器的初始值为02H；状态寄存器的初始值为800H，其他寄存器采用默认值。
确定好各个寄存器的值后，应依据一定的次序将寄存器的初始值写入EEPROM。
4.3驱动程序的开发
为了从PCI总线配置寄存器中获得主机动态分配的映射基址并对映射端口进行读写,必须编写驱动程序。
编写Windows驱动程序时,可以使用DDK，但难度较大。
为了简化驱动程序开发,可使用Jungo公司推出的WinDriver开发工具。
WinDriver可自动生成VxD驱动程序及相应的高级函数。
使用者不需具备Windows驱动程序开发知识,所生成的高级函数可直接在VC或CBuilder等高级编程语言中调用。
5结论
实用证明，用专用PCI接口电路对设计PCI接口卡带来很大的方便。
本文主要介绍PLX公司的PCI9052专用接口电路，设计者可根据需要选用其他接口电路，不需要ISA接口时，可选用PCI9050；需要DMA数据传送时，可选用PCI9054。
专用接口电路是设计PCI适配卡的最佳方法，不但大大缩短了设计周期，而且有利于驱动程序的开发。
参考文献
[1]李贵山.戚德虎.PCI局部总线开发者指南[M].西安：
西安电子科技大学出版社，1997.
[2]杨全胜.胡友彬.现代微机原理与接口技术[M].北京：
电子工业出版社，2002.
[3]TomShanley,DonAnderson,刘晖译.PCI系统结构[M].北京：
电子工业出版社，2000.
3.6PCI中断（INTA＃）的产生
要产生PCI中断INTA＃,首先将寄存器INTCSR[6]（PCI中断使能位）设置为“1”,如果需要以软件方式产生中断,则只需将INTCSR[7]（软件中断位）设置为“1”。
如果系统设计方案中选用由局部总线上的设备产生中断信号INTi1和INTi2、再生成PCI中断INTA＃的方式,只要将寄存器INTCSR的相关位按表1进行设置,复位后INTCSR的值全部为“0”。
表1 寄存器INTCSR相关的设置
位
含义
设置为“1”
设置为“0”
0（3）
INTil（INTi2）
使能
使能
禁止
1（4）
极性
高电平有效
低电平有效
2（5）
状态
中断激活
中断末激活
8（9）
选择使能
边缘触发
电平触发
10（11）
边缘触发清除位
清除边缘触发
保持
4 应用实例
PCI9052是功能非常强大的PCI接口电路，用它设计PCI适配卡将使接口变得非常方便。
图3是PCI主处理机读取SRAM的接口示意图，其主要功能是实现对RAM的单次或突发读、写操作。
图3 存储器突发读写示意图
4.1电路连接
按照图3中的连接电路，对于SRAM主要有以下几个引脚：
A（17，0）、I/O（7，0）、OE、CE、WE等。
地址线A（17，2）与本地地址线LA[17，2]相连，根据PCI9052的LBE[0，3]＃的定义，这里用8位数据总线将LBE0＃与A0连接，LBE1＃与A1连接，OE与PCI9052的CS0＃相连。
PCI9052为设计人员提供了4个片选信号CS（3：
0）＃，可以为4个设备提供片选信号，这样，可以避免设计人员在设计电路时设计片选解码电路，其地址和范围可由其对应的内部寄存内部本地寄存器配置。
串行EEPROM用于存储配置寄存器内的配置信息，可以采用NM93C46或与之兼容的存储器。
4.2寄存器设定
电路连接好后，要使电路能正常工作，必须对PCI9052内部寄存器进行配置。
根据电路性能及特点，应将寄存器设定为非复用工作方式,采取存储器映射,8位数据总线。
局部总线0的基地址寄存器值为240001H，其地址范围寄存器值为3FFF8H，其描述寄存器值为39H；片选0基址寄存器的初始值为4C0001；命令寄存器的初始值为02H；状态寄存器的初始值为800H，其他寄存器采用默认值。
确定好各个寄存器的值后，应依据一定的次序将寄存器的初始值写入EEPROM。
4.3驱动程序的开发
为了从PCI总线配置寄存器中获得主机动态分配的映射基址并对映射端口进行读写,必须编写驱动程序。
编写Windows驱动程序时,可以使用DDK，但难度较大。
为了简化驱动程序开发,可使用Jungo公司推出的WinDriver开发工具。
WinDriver可自动生成VxD驱动程序及相应的高级函数。
使用者不需具备Windows驱动程序开发知识,所生成的高级函数可直接在VC或CBuilder等高级编程语言中调用。
5结论
实用证明，用专用PCI接口电路对设计PCI接口卡带来很大的方便。
本文主要介绍PLX公司的PCI9052专用接口电路，设计者可根据需要选用其他接口电路，不需要ISA接口时，可选用PCI9050；需要DMA数据传送时，可选用PCI9054。
专用接口电路是设计PCI适配卡的最佳方法，不但大大缩短了设计周期，而且有利于驱动程序的开发。
参考文献
[1]李贵山.戚德虎.PCI局部总线开发者指南[M].西安：
西安电子科技大学出版社，1997.
[2]杨全胜.胡友彬.现代微机原理与接口技术[M].北京：
电子工业出版社，2002.
[3]TomShanley,DonAnderson,刘晖译.PCI系统结构[M].北京：
电子工业出版社，2000.
PCI总线目标接口芯片PCI9052及其应用
摘要：
PCI9052是PLX公司继PCI9050之后新推出的一种低成本的PCI总线目标接口芯片,它传输速率高,数据吞吐量大,可避免用户直接面对复杂的PCI总线协议。
文中主要介绍了PLX公司的PCI总线目标接口芯片的功能与应用,并给出了具体的应用设计实例。
关键词：
PCI总线局部总线配置空间PCI9052
目前,PCI总线已成为新一代个人计算机的标准总线,它是一种高性能的32/64位地址数据复用总线,总线时钟频率的0～33MHz。
它不象ISA异步总线那样把地址寻址和数据读写控制信号都交由微处理器产生,而是一种独立于处理器的同步总线,可以支持猝发传送。
为支持即插即用功能,PCI总线规范定义了264字节的配置空间。
由于PCI总线协议比较复杂,因而其接口电路实现起来比较困难,但采用通用PCI接口芯片即可很好地解决这个问题。
PCI通用接口芯片对于PCI协议的良好支持,以及提供给设计者的良好接口都大大减少了设计者的工作量。
现有的PCI接口芯片主要有AMCC公司的MACCS59XX系列和PLX公司的PLX系列。
本文将对PLX公司的PCI9052总线目标接口芯片的功能及其在PCI板卡设计中的应用进行介绍。
1PCI9052的功能特点
PCI9052是PLX公司继PCI9050之后新推出的、可用于低成本适配器的总线目标接口芯片。
PCI9052与PCI9050一样,可提供用于适配卡的小型高性能PCI总线目标（从属）接口,以使ISA适配器可以迅速、低成本地转换到PCI总线上。
采用PCI9052可使适配卡上的I/O数据传送速度从PCI9052可使适配卡上的I/O数据传送速度从ISA总线的8MHz提高到PCI的33MHz。
PCI9052的主要功能与特性如下：
●符合PCI2.1规范,支持低成本从属适配器;
●带有五个局域总线地址空间和四个片选;
●具有双向FIFO,可用于零等待状态突发操作;
●PCI总线的传输速度可高达132兆字节/秒;
●支持多路复用和非多路复用的8位、16位和32位通用局域总线;
●支持局域总线与PCI时钟的异步运行;
●支持Big/LittleEndian编码字节转换;
●支持来自两个局域总线的中断所生成的PCI中断;
●可用串行EEPROM装载配置信息;
●具有ISA模式,支持PCI总线到ISA总线的单周期存储器（8位、16位）读写和I/O访问。
图1所示是PCI9052的信号接口示意图。
2PCI9052的应用操作
2.1初始化
在上电时,PCI总线的RST信号有效,同时,PCI9052输出局部复位信号LRESET并检查EEPROM是否存在数值。
若存在,则根据EEPROM中的内容设置内中寄存器,否则设为缺省值。
PCI配置寄存器只能通过EEPROM或PCI主机CPU来进行设置。
2.2复位
PCI9052总线接口在RST信号输入有效时将引起整个PCI9052的复位,并输出LRESET局部复位信号。
PCI总线上的主机可以通过设置控制寄存器中的软件复位比特来对PCI9052进行复位,并输出LRESET信号。
2.3串行存储器接口
复位后,PCI9052开始读串行EEPROM,若读出的第一个字非FFFFH,则PCI9052继续读操作,否则认为EEPROM无效。
对PCI9052来讲,EEPROM的前四个字节应为52H、90H、B5H和10H,其中9052H为设备号,10B5H为厂商编号。
2.4寄存器访问
PCI9052的内部寄存器可通过PCI总线的主机CPU和串行EEPROM进行访问,这些内部寄存器分为PCI配置寄存器和局部总线配置寄存器。
主要有以下几种：
●设备与厂商寄存器：
该寄存器位于PCI配置寄存器的起始处,用于标识设备类别及制造厂家;
●状态寄存器：
状态寄存器内含与PCI总线相关的事件信息;
●命令寄存器：
用来控制设备对PIC访问的响应;''
●局部配置寄存器存储器访问的PCI基地址寄存器：
系统BIOS利用此寄存器为PCI9052局部配置寄存器的存储器访问分配一段PCI地址空间,范围为128字节,实始化时,主机对寄存器写入FFFFFFFF,然后读回FFFFFF70,以确定其占用空间为128字节;
●局部配置寄存器I/O访问的PCI基地址寄存器：
系统BIOS利用此寄存器为PCI9052局部配置寄存器的I/O访问分配一段PCI地址空间;
●局部地址空间0访问的PCI基地址寄存器：
系统BIOS利用此寄存器为PCI9052局部地址空间0的访问分配一段PCI地址空间;
PCI主机处理可以直接对局部上的设备进行读/写操作。
PCI9052配置寄存器能够访问映射到局部的地址空间。
同时片内的读写FIFO使PCI9052能够支持PCI总线与局部总线间的高性能猝发传送。
PCI总线主控访问局部总线的示意图如图2所示。
2.5局部总线ISA接口模式
PCI9052的新功能是它直接提供给用户个ISA逻辑接口,从而保证了ISA到PCI的平滑转换,另外,ISA接口还能支持8/16位存储器或I/O设备。
用户通过对EEPROM的编程可将PCI9052置为ISA接口模式,在ISA接口模式下,LRESET信号将由低有效变为高有效,并可将局部总线空间2、3配置为无复用方式。
3基于PCI9052的PCI接口卡设计
利用PCI总线目标接口芯片PCI9052设计PCI接口卡非常简便,图3是笔者设计的PCI总线数据采集卡的原理框图。
图中的数据采集电路用来完成数据的采集与存储,而PCI总线上的主机CPU可通过PCI9052直接读取存储器中的数据。
4结束语
由于PCI总线数据吞吐量大,传输速率高,从而大大改善了数据传输的“瓶颈”问题。
所以,在未来的微机接口设计中,基于PCI总线的设计在将成为主流。
当然,PCI总线协议比较复杂,设计PCI控制接口难较大。
目前,一般采用两种方式：
一种是使用ALTERA,XILINX等公司的FPGA系列并使用其元件库;另一种办法是使用成型接口芯片如AMCC公司的S5933或PLX公司的PCI905X系列等。
而专用PCI接口芯片的使用将避免用户直接面对复杂的PCI总线协议,因此,可以降低设计难度,从而使用户能够集中精力解决具体的应用问题以缩短开发周期。
基于DSP的PCI总线数据采集系统的研究
中国电子市场WWW.DZSC.COM
黄涛，付胜波
（武汉理工大学信息工程学院，湖北武汉430070）
1引言
随着数字信号处理器性能的不断提高及其成本与售价的大幅下降，数字信号处理应用领域飞速扩展，信号处理进入了一个新的发展时期。
同时随着计算机技术以及互联网络技术的不断发展，越来越多的数据需要经过计算机来进行处理、存储、传输筹操作。
计算机的应用已经遍及我们生活的每一个角落。
由于计算机本身的特点，通用计算机通常仅负责没有实时性要求的工作，而不适于进行实时性要求很高的数字信号处理。
将计算机和DSP有机地结合起来，充分利用各自的优点，它们将会相得益彰，满足现实应用中对数据实时处理能力、数据传输能力以及数据管理能力提出的越来越高的要求。
PCI总线以其众多优点在计算机中具有不可取代的作用，采用PCI总线使DSP与计算机通信可以很好地满足其对高速数据传输的要求。
本文以实际开发系统为背景，以TI公司的TMS320VC5402与PLX公司的PCI9052为基础。
详细论述了基于DSP的PCI总线结构的数据采集系统硬件及软件设计方案和实现方法。
2数据采集系统硬件设计
2．1系统结构及原理
基于DSP的PCI总线高速数据采集系统的结构如图1所示，它主要由A／D转换器、DSP数据读取及处理、PCI通信接口和PC机等部分组成。
模拟信号经A／D采样后由DSP通过并行I／O读取，并将处理后的数据通过PCI总线送到通用计算机做进一步处理[1]。
A／D转换器采用TI公司的TLC5510，TLC5510为8bit、20MS／s的高速并行A／D转换器。
TLC5510在每个时钟的下降沿采样，该采样点的转换数据经过2．5个延迟后，在时钟的上升沿输出，也就是每个点的转换时间为2．5个时钟周期，一旦转换流水线启动，则在每个时钟的上升沿都有一个转换数据输出。
DSP与计算机之间的通信由接口电路PCI9052实现。
PCI9052是PLX公司推出的一种简单、高效的PCI从设备接口，可实现多种外设局部总线和PCI总线的互连。
根据PCI规范，主设备和从设备的划分本质上是确定数据传输双方访问与被访问的能
升级会员 