第三章常用组合逻辑模块及其应用.docx

资源描述

第三章常用组合逻辑模块及其应用.docx

《第三章常用组合逻辑模块及其应用.docx》由会员分享，可在线阅读，更多相关《第三章常用组合逻辑模块及其应用.docx（25页珍藏版）》请在冰豆网上搜索。

第三章常用组合逻辑模块及其应用.docx

第三章常用组合逻辑模块及其应用

3.1实训概要

3.1.1实训总体要求

由于中规模组合逻辑器件的产品种类繁多，使用方便可靠，因而得到了广泛的应用。

中规模组合逻辑器件常用的有译码器、数据选择器、数据分配器和编码器等，学生必须学会查阅器件手册和阅读技术资料，以了解将要使用的器件的工作原理及逻辑功能；掌握多片中规模组合逻辑器件级联和功能扩展技术。

实训的总体要求是借助于器件技术资料，尤其是器件的功能表，能正确使用这些器件，并能运用设计技巧来设计电路，正确接线，完成实训任务要求的功能。

3.1.2实训重点

借助于器件手册提供的功能表和技术资料，合理设计、正确接线。

通过实训案例来介绍这些基本电路的逻辑功能及应用。

学会中规模组合逻辑电路的分析方法、设计方法、组装和测试方法。

3.1.3实训知识准备

在本章实训之前，要求学生理解了译码器和数据选择器的工作原理和逻辑功能，能熟练地掌握其功能表和各器件的输入、输出端的功能，并且能正确地使用，应用组合逻辑部件设计组合逻辑电路。

3.1.4实训考核标准

根据设计的电路，正确接线，通过观察输出现象，与理论分析结果比较，要求结果一致。

3.2实训案例操作分析

本章实训案例操作分析可参见第二章2.2节。

3.3组合逻辑电路的设计与测试

3.3.1实训目的

1、掌握组合逻辑电路的设计与测试方法

3.3.2实训原理

1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。

设计组合电路的一般步骤如图3.3.1所示。

图3.3.1组合逻辑电路设计流程图

根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

2、组合逻辑电路设计举例

用“与非”门设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端才为“1”。

设计步骤：

根据题意列出真值表如表3.3.1所示，再填入卡诺图表3.3.2中。

由卡诺图得出逻辑表达式，并演化成“与非”的形式

Z＝ABC＋BCD＋ACD＋ABD

＝

表3.3.1

表3.3.2

根据逻辑表达式画出用“与非门”构成的逻辑电路如图3.3.2所示。

图3.3.2表决电路逻辑图

用实验验证逻辑功能

在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。

按图3.3.2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表3.3.1进行比较，验证所设计的逻辑电路是否符合要求。

3.3.3实训设备与器件

1、＋5V直流电源2、逻辑电平开关

3、逻辑电平显示器4、直流数字电压表

5、CC4011×2（74LS00）CC4012×3（74LS20）CC4030（74LS86）

CC4081（74LS08）74LS54×2（CC4085）CC4001（74LS02）

3.3.4实训内容

1、设计用与非门及用异或门、与门组成的半加器电路。

要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。

2、设计一个一位全加器，要求用异或门、与门、或门组成。

3、设计一位全加器，要求用与或非门实现。

4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。

3.3.5思考题

1、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？

2、“与或非”门中，当某一组与端不用时，应作如何处理？

3、总结组合电路设计体会。

3.3.6注意事项

1、复习有关组合逻辑电路的知识

2、列写实验任务的设计过程，画出设计的电路图。

3、对所设计的电路进行实验测试，记录测试结果。

3.4组合逻辑电路的设计与测试

3.4.1实训目的

1、掌握中规模集成译码器的逻辑功能和使用方法

2、熟悉数码管的使用

3.4.2实训原理

译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。

若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线－8线译码器74LS138为例进行分析，图3.4.1（a）、（b）分别为其

逻辑图及引脚排列。

其中A2、A1、A0为地址输入端，～为译码输出端，S1、、为使能端。

表3.4.1为74LS138功能表

（a）（b）

图3.4.13－8线译码器74LS138逻辑图及引脚排列

当S1＝1，＋＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。

当S1＝0，＋＝X时，或S1＝X，＋＝1时，译码器被禁止，所有输出同时为1。

表3.4.1

输入

输出

二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图3.4.2所示。

若在S1输入端输入数据信息，＝＝0，地址码所对应的输出是S1数据信息的反码；若从端输入数据信息，令S1＝1、＝0，地址码所对应的输出就是端数据信息的原码。

若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。

接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

图3.4.2作数据分配器图3.4.3实现逻辑函数

二进制译码器还能方便地实现逻辑函数，如图3.4.3所示，实现的逻辑函数是：

Z＝

利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图3.4.4所示。

图3.4.4用两片74LS138组合成4/16译码器

2、数码显示译码器

a、七段发光二极管（LED）数码管

LED数码管是目前最常用的数字显示器，图3.4.5（a）、（b）为共阴管和共阳管的电路，（c）为两种不同出线形式的引出脚功能图。

（a）共阴连接（“1”电平驱动）（b）共阳连接（“0”电平驱动）

（c）符号及引脚功能

图6－5LED数码管

一个LED数码管可用来显示一位0～9十进制数和一个小数点。

小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。

LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

b、BCD码七段译码驱动器

此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511BCD码锁存／七段译码／驱动器。

驱动共阴极LED数码管。

图3.4.6CC4511引脚排列

其中

A、B、C、D—BCD码输入端

a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。

—测试输入端，＝“0”时，译码输出全为“1”

—消隐输入端，＝“0”时，译码输出全为“0”

LE—锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。

表3.4.2为CC4511功能表。

CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。

译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。

图3.4.7CC4511驱动一位LED数码管

在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。

实验时，只要接通+5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示0～9的数字。

四位数码管可接受四组BCD码输入。

CC4511与LED数码管的连接如图3.4.7所示。

输入

输出

显示字形

消隐

展开阅读全文