VIVADO下ILA使用规范指南规范doc.docx

VIVADO下ILA使用规范指南规范doc.docx

《VIVADO下ILA使用规范指南规范doc.docx》由会员分享，可在线阅读，更多相关《VIVADO下ILA使用规范指南规范doc.docx（10页珍藏版）》请在冰豆网上搜索。

VIVADO下下ILA使用规范指南规范使用规范指南规范docVIVADO下ILA使用指南ILA是VIVADO下的一个DEBUG-IP，类似于片上逻辑分析仪，通过在RTL设计中嵌入ILA核，可以抓取信号的实时波形，帮助我们定位问题。

本文档以一个简单的COUNTER设计为例，对VIVADO（2014.1）下ILA核的使用进行说明。

第一部分RTL设计modulecounter（inputclk,output3:

0q）;wireclk;/想抓取cnt信号进行观察（*keep=TRUE*）reg3:

0cnt=4d0;assignq=cnt;always（posedgeclk）begincnt=cnt+4d1;endendmodule第二部分加入LIA核在vivado工程中，打开IPCatalog选项，找到ILA核进入ILA核的配置界面（2页）第一页在“componentName”可以修改例化名,在“NumberofProber”可以修改想抓取信号的分组个数，在本例中仅观察1组信号cnt，在“sampleDataDepth”可以修改抓取信号的深度，本例选择默认值1024。

其他选项保持默认值。

第二页在“ProbeWidth”选择各分组信号的位宽，我们需要观察的cnt信号为4bit，这里选择4。

点击OK，到此为止，ILA的配置完成第三部分在RTL中嵌入ILA核在vivado工程的sources窗口找到刚生成的ILA核的例化代码将其复制到RTL设计中，并连接好信号modulecounter（inputclk,output3:

0q）;wireclk;/想抓取cnt信号进行观察（*keep=TRUE*）reg3:

0cnt=4d0;assignq=cnt;always（posedgeclk）begincnt=cnt+4d1;endila_0u_ila（.clk（clk）,.probe0（cnt）;endmoduleps：

ILA的clk需要连接到需要观察信号的相应时钟域，在一个RTL中可以嵌入多个ILA，方便观察不同时钟域的信号第四部分使用vivado在线抓取信号波形1）修改完RTL后，点击GenerateBitstream生成bit文件2）开发板上电，接上JTAG下载器，然后打开openTarget打开OpenNewTarget.点击Next点击Next点击Next点击Finish点击ok，该错误是软件误报发现vivado界面的左下角的ProgramDevice选项变亮，点击该选项，下载bit文件点击Pro.开始下载下载完成，vivado界面发生变化打开window菜单栏，选择DebugProbes选项，界面会多出一个DebugProbes窗口将需要观察的信号cnt信号“拖入”右侧的BasicTriggerSetup窗口在这个界面中可以修改触发条件（cnt=2），触发深度（1024），触发位置（500）等参数（类似于chipscope）点击左侧的触发开关，vivado会自动打开一个wave窗口通过放大波形，可以观察波形细节