实习报告集成电路版图设计的实习报告.docx
《实习报告集成电路版图设计的实习报告.docx》由会员分享，可在线阅读，更多相关《实习报告集成电路版图设计的实习报告.docx（9页珍藏版）》请在冰豆网上搜索。
实习报告集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告
关于在深圳菲特数码技术有限公司成都分
公司从事集成电路版图设计的实习报告一、实习单位及岗位简介
（一）实习单位的简介
深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
（二）实习岗位的简介
集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:
通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
而且要确保金属线的宽度和引线孔的数目能够满足要求（各通路的电流在典型情况和最坏情况的大小），尤其是电源线和地线的宽度。
在进行完这些讨论之后，版图设计者根据这些讨论所得到的信息及电路原理图开始着手对版图的绘制，在绘制过程中遇到的问题，比如牵涉到敏感信号的走线，高精度匹配器件的摆放，连接等，都需及时与模拟电路设计者进行讨论，以确保模拟电路设计者的思想及电路能以最好的方式实现。
同时版图设计者需要对所采用的代工厂所提供的工艺文件，规制文件有仔细的阅读和理解，并按照这些规则进行版图的绘制。
绘制完成后需要进行DRC，即设计规则检查，以保证所绘制电路可在代工
1
厂的所提供的工艺精度下完成芯片的制造。
如有错误则需进行相关修改，直至满足设计规则为止。
完成DRC后需要进行LVS，即版图与电路图的对照，通常根据LVS的规则文件对版图所生成的网表与模拟电路设计者所提供的电路网表文件进行对照，确保版图的物理连接与电路设计者所设计的电路一致，如有错误进行相关修改，直至与电路网表一致为止。
在完成DRC和LVS之后还需进行版图的寄生参数提取，所提取的数据包括寄生电阻，寄生电容，寄生电感（射频电路中会考虑此项）。
电路设计者根据这些参数进行后仿真并与原电路的仿真结果进行比较，如有较大差距，则需与版图设计者讨论，交由版图设计者进行修改，直至满足仿真结果为止。
在完成这些之后还需进行模拟与数字模块的连接，最后生成GDSII数据文件，并交由代工厂进行生产，期间还需与代工厂进行相关掩模层生成的讨论，确保最终芯片的性能。
终上所述，集成电路版图设计者需要仔细、耐心，并拥有良好的团队合作精神及较强的沟通能力。
二、实习内容及过程
在公司实习的几个月中，学到了很多的知识，对在学校所学习到的知识有了更深了解。
刚到公司时主要任务是学习基本软件的开始:
使用cadence进行schematic和layout的绘制，及使用calibre对所画版图进行DRC，LVS。
（一）简单的数字电路与模拟电路的提取
从一些的简单的数字电路和模拟电路提取开始学起，在这个过程中充分体会到了理论与实践相结合的重要性。
从这个过程中对版图的基本构造及一些基本器件的版图（反相器、与非门，或非门，传输门，三态门，与或非门等）有了基本的了解。
同时对隔离、电源与地的布置也有了一些认识。
不再局限于学生时代书本上的知识，对版图有了全新的认识。
刚开始的时候对电路提取感到很困难，总是完全按照以往单个晶体管的方式进行提取的连接，在师傅的指导下开始对一些基本器件的有了比较全面的认识，在数字电路的提取中，逐渐按照门的方式进行提取，大大的提高了提取速度及对整体电路的认识。
降低了提取的复杂性。
提取完成后使用calibre对所提取的电路进行lvs。
然后根据所提取的电路绘制版图，对工具的使用有了很大的提高。
（二）一些简单运放的提取及版图绘制
开始进行小规模模拟电路的提取与绘制，如一些简单的运放，在提取的过程中遇到了一些问题:
如虽能按照电路的拓扑结构进行正确提取，但是提取后的电路连线比较凌乱，无法按照电路的基本工作原理模块进行分离。
在这里认识到了自己的一些不足，对《模拟CMOS集成电路设计》这本书进行了一些简单的回顾，对一些基本的结构有了深刻的认识。
对所提取的电路进行整理，更加的方便了后续版图的绘制，使个人对电路及版图有了更深刻的了解。
在这些电路的整理中按照电流的走向，逐块的进行分析整理。
而在版图绘制的过程中遇到了很多的问题，最困难的问题就是走线。
由于缺乏实战经验，对block之间的距离总是没
2
有概念，因此在走线的时候感到很困难，考虑不到干扰，隔离，线宽的问题。
然而经过一段时间的练习后，对电路的匹配、隔离、摆放、金属的走线、线宽等有了初步的认识。
对drc，lvs中遇到的问题也能开始独立解决。
刚开始的时候总是会有一些问题出现，drc相对容易解决，而在lvs时报错很多时候不知道怎么解决，后面逐渐学会了看lvs报告，及对layout和schematic的网表进行分析对比。
在绘制前先仔细阅读规则文件及工艺文件。
（三）基于前面基础的学习与练习，开始对音频放大器电路和10-bitDAC电路进行提取及版图绘制
在绘制版图前进行部分理论学习，绘制时以理论为指导，充分地保证了理论与实践相结合。
一（详细的整体布局的考虑因素
1.模块的放置应该与信号的流向一致，每个模块一定按照确定好的引脚位置引出自己的连线;
.保证主信号信道简单通畅，连线尽量短、少拐弯、等长;。
2
3.不同模块的电源、地分开，以防干扰，电源线的寄生电阻尽可能减小，避
免各模块的电源电压不一致;。
4.尽可能把电容、电阻和大管子放在两侧，利于提高电路的抗干扰能力。
二（与circuitdesigner沟通
1.目的:
搞清楚电路的结构和工作原理，明确电路设计中对版图有特殊要求的地方（可能出现问题的地方）。
2.包含内容:
a.确保金属线的宽度和引线孔的数目能够满足要求（各通路的电流在典型情况和最坏情况的大小），尤其是电源线和地线的宽度。
b.差分对管、有源负载、电流镜、电容阵列、电阻阵列等要求匹配良好的子模块。
c.电路中MOS管、电阻、电容对精度的要求。
d.易受干扰的电压传输线、高频信号传输线。
三.layout的金属线尤其是电源线、地线
1.根据电路在最坏情况下的电流值来决定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应:
所谓电迁移效应是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移效应更加容易发生。
2.天线效应——长金属线（面积较大的金属线）在刻蚀的时候，会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行的），这时如果该金属直接与管子栅（相当于有栅电容）相连的话，可能会在栅极形成高电压会影响栅极氧化层的质量，降低电路的可靠性和寿命。
天线效应的解决方法:
用另外一层更高一层的金属来割断本层的大面积金属。
四（管子的匹配精度
1.电流成比例关系的MOS管，应使电流方向一致，版图中晶体管尽量同向，
3
开关管可以忽略。
2.配置dummy器件，使版图周边条件一致，结构更加对称。
dummy器件的配置，使得器件周边的电特性比较一致，会在版图中加入dummycell，虽然它在电路中是多余的。
如果周边环境不同，会使工艺中的刻蚀率不同，比如:
线宽大，刻蚀率大，刻蚀的快。
刻蚀的快慢会影响线电阻等电学参数。
五（失配的原因
1.失配、掺杂、氧化层厚度等影响元件值的参量的微观波动（fluctuation）。
2.随机失配可通过选择合适的元件值和尺寸来减小。
3.系统失配及工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等。
4.失配可通过版图设计技术来降低。
六（降低系统失配的方法
1.加dummy元件保证周围环境的对称。
2.匹配元件间距离尽量接近。
3.公共（共同）重心设计（common-centroid）。
4.匹配元件与其他元件保持一定距离。
5.减小扩散区的相互影响。
敏感电路的屏蔽。
6.
7.用接地的保护环（guardring）。
8.保护环应接“干净”的地。
N阱较深，接地后可用来做隔离。
9.
在进行完相关的理论学习后，根据以上理论的指导并基于宏力0.18μm的工艺进行版图的提取及绘制。
项目一:
双声道音频放大器电路的提取及版图绘制
图1:
双声道音频放大器的电路图
4
图2:
音频放大器的整体版图
绘制的过程中着重注意的是运放中匹配管的绘制。
在图2中运放匹配管的绘制采用四方交叉，并在外围采用隔离。
但是在这个版图的绘制完成后师傅对此也指出了很多个人没有意识到的问题，如电源的摆放问题，电源走线的宽度问题等。
图3:
音频放大器中运放放大器部分的版图
在图3中考虑到运放的重要性，在外面做了隔离。
内部差分对管部分采用四方交叉形式进行绘制，未采用四方交叉的在两边画上dummy管（哑元）。
这些对管的周围全部做上隔离。
5
项目二:
10-bitDAC电路的提取及版图绘制:
1.10-bitDAC电路
对三通道视频DAC进行电路提取。
首先跟电路设计者进行交流，对整体电路有一个大概的了解。
然后对所提取的电路进行整理，大致分为温度计编码，非交叠控制信号，电流开关矩阵，Iref，Vref，启动部分。
图4:
10-bitDAC的整体电路图
2.版图部分
图5中非交叠控制信号部分输出电流汇总为16mA，根据工艺文件，这部分使用M3，宽度为16μm。
然而温度计编码输出部分到达非交叠控制信号部分的延时应该一致，所以这部分的连接线应该长度宽度保持一致，以保证开启的时间一致。
在非交叠控制信号的电路的输出部分，所有电路的输出延迟也应保持一致，以保证36个子电路的开启，这部分输出采用时钟树连线，最近与最远部分的距离控制在100μm以内，以保证所有单元的顺利开启。
6
图5:
温度计编码及非交叠控制信号部分的版图
7
图6:
Iref部分的版图
图6部分为参考电流源部分，所有管子的宽长比均较大，所以此部分电路采用梳状折叠（也叫做叉指状折叠）。
在绘制的时候把需要进行匹配的模块进行匹配，然后外部进行隔离。
考虑到工艺及掩模（mask）的制造，在水平方向对齐，栅部分在垂直方向对齐。
尺寸较大的管子被拆成小管子并联时，在两端的小管的栅旁加上dummygate，这样可以保证比较精确的电流匹配。
各个小管子的gate用metal联起来，如果用poly连接会引起刻蚀率的偏差。
图7:
整体版图
8
在绘制过程中有以下几点注意:
所有电阻采用相同大小的cell，方向一致，水平平行。
如果遇到电
升级会员 