计算机组成原理 整理版本.docx

计算机组成原理 整理版本.docx

《计算机组成原理 整理版本.docx》由会员分享，可在线阅读，更多相关《计算机组成原理 整理版本.docx（25页珍藏版）》请在冰豆网上搜索。

计算机组成原理整理版本

第一次作业

1.给出总线的定义。

答：

总线是能为多个部件分时共享的一组信息传送线路。

2.硬件和软件在逻辑上是等效的。

3.某总线数据通路宽度为64位，总线时钟频率为133MHz，则该总线的数据传输率为多少？

解：

总线的数据传输率=64*133M/8=1064MB/S

4.假设某计算机的字长为16位，分别写出定点小数和定点整数采用原码、补码表示时的典型值。

编码

最小负数

最大负数

最小正数

最大正数

定点小数

原码

-（1-2-15）（1.11…1）

-2-15（1.00…1）

2-15（0.00…1）

（1-2-15）（0.11…1）

补码

-1（1.00…0）

-2-15（1.11…1）

2-15（0.00…1）

（1-2-15）（0.11…1）

定点整数

原码

-（215-1）（111…1）

-1（100…1）

1（000…1）

（215-1）（011…1）

补码

-215（100…0）

-1（111…1）

1（000…1）

（215-1）（011…1）

5.某浮点数字长32位，其中阶码8位，含一位阶符，补码表示，以2为底；尾数24位，含一位数符，补码表示，规格化，请给出该浮点数的典型值及其对应的浮点数代码。

典型值

浮点数代码

真值

最小的负数

01…1,1.0…0

（-1）*（

）

最大的负数

10…0,1.10…0

（-2-1）*（

）

最小的正数

10…0,0.10…0

（2-1）*（

）

最大的正数

01…1,0.11…1

（1-2-23）*（

）

6.浮点数的符号与尾数的符号一致；阶码的位数影响浮点数的表示范围；尾数的位数影响浮点数的表示精度。

第二次作业

1.指令中为什么使用隐地址方式。

答：

简化地址结构。

2.简述堆栈操作的特点，并举例说明。

答：

先进后出（或后进先出），例子略。

3.指令字长16位，可含有3、2、1或0个地址，每个地址占4位。

请给出一个操作码扩展方案。

4.RISC和CISC的中文名称是什么。

RISC：

精简指令集系统计算机

CISC：

复杂指令集系统计算机

5.简述80%和20%规律。

答：

80%的指令是简单指令，占运行时间的20%；20%的指令是复杂指令，占运行时间的80%。

6.简化地址结构的基本方法是什么？

答：

采用隐地址

7.如何用通用I/O指令实现对各种具体设备的控制？

答：

1）I/O指令中留有扩展余地

2）I/O接口中设置控制/状态寄存器

8.什么是I/O端口？

答：

I/O接口中的寄存器

9.对I/O设备的编址方法有哪几种？

请简要解释。

1）单独编址：

I/O地址空间不占主存空间，可与主存空间重叠。

具体分为编址到寄存器和编址到设备两种。

编址到设备：

每个设备有各自的设备编码；I/O指令中给出设备码，并指明访问该设备的哪个寄存器。

编址到寄存器：

为每个寄存器（I/O端口）分配独立的端口地址；I/O指令中给出端口地址。

2）统一编址：

为每个寄存器（I/O端口）分配总线地址；访问外设时，指令中给出总线地址。

I/O端口占据部分主存空间。

10.用堆栈存放返回地址，则转子指令和返回指令都要使用的寄存器是什么？

答：

堆栈指针SP

11.给出先变址后间址、先间址后变址和相对寻址三种寻址方式对有效地址的计算方法。

先变址后间址：

EA=（（R）+D）

先间址后变址：

EA=（R）+（D）

相对寻址：

EA=（PC）±D

12.各种寻址方式的操作数放于何处，如何形成操作数的有效地址。

答：

除寄存器直接寻址方式操作数放在寄存器中之外，其它寻址方式操作数均在主存中。

立即寻址：

指令中提供操作数

直接寻址：

指令直接给出操作数地址

寄存器寻址：

指令中给出寄存器号就是有效地址

间接寻址：

指令中给出间址单元地址码（操作数地址的地址），按照该地址访问主存中的某间址单元，从中取出操作数的地址

寄存器间址：

由指令给出寄存器号，所指定的寄存器中存放着操作数地址。

自增型寄存器间址：

由指令给出寄存器号，所指定的寄存器中存放着操作数地址。

自减型寄存器间址：

指令中给出寄存器号，被指定的寄存器内容减1后作为操作数地址

变址寻址：

指令给出一个寄存器号和一个地址量，寄存器内容与地址量之和为有效地址

基址寻址：

基址寄存器内容与形式地址相加，其和为操作数有效地址

基址加变址：

指令给出两个寄存器号和一个地址量，寄存器内容与地址量之和为有效地址

相对寻址：

指令给出位移量，PC内容与位移量之和为有效地址

页面寻址：

指令给出位移量，PC的高位部分与位移量拼接，形成有效地址

先变址后间址：

EA=（（R）+D）

先间址后变址：

EA=（R）+（D）

13．

寻址方式

有效地址

操作数

直接寻址

100H

80H

相对寻址

2100H

165H

变址寻址

1100H

181H

寄存器直接寻址

R

1000H

间接寻址

80H

40H

变址间接寻址

181H

100H

寄存器间接寻址

1000H

256H

14.I/O指令的设置方法有哪几种？

请简要解释。

答：

1）设置专用I/O指令（显式I/O指令）：

针对单独编址，用I/O指令访问I/O端口。

2）用传送指令实现I/O操作（隐式I/O指令）：

针对统一编址，用传送指令访问I/O端口。

不设专用I/O指令。

3）通过I/O处理机进行I/O操作

15.转子与中断最大的区别在什么地方？

答：

中断具有随机性，而转子没有。

16.子程序中最后一条指令是什么指令？

答：

返回指令。

17.用堆栈存放返回地址，则转子指令和返回指令都要使用的寄存器是什么？

答：

堆栈指针SP

18.CPU内部的IR、PSW、PC、MAR、MBR的中文名称是什么？

里面存放的是什么内容？

答：

IR指令寄存器，存放现行指令；

PSW程序状态字寄存器；反映现行程序状态，指示程序工作方式

MAR地址寄存器，存放被访问单元的地址

MBR数据缓冲寄存器，用来存放CPU与主存之间交换的信息

19．PSW与控制/状态字寄存器的区别是什么？

PSW在CPU中，反映程序运行状态，指示程序工作方式；控制/状态字在接口中，反映CPU命令和外部设备状的状态。

第三次作业

1.运算器采用单组内总线、分立寄存器结构和单组内总线、集成寄存器结构时，其输入端设置的部件名称是什么？

答：

采用单组内总线、分立寄存器结构时在输入端设置选择器；采用单组内总线、集成寄存器结构时在输入端设置暂存器。

2.简述同步控制方式和异步控制方式的定义、特点、优缺点和应用场合，并说明两者最核心的区别是什么？

答：

同步控制方式：

定义：

各项操作受统一时序控制。

特点：

有明显时序时间划分，时钟周期长度固定，各步操作的衔接、各部件之间的数据传送受严格同步定时控制。

优点：

时序关系简单，时序划分规整，控制不复杂；控制逻辑易于集中，便于管理。

缺点：

时间安排不合理。

应用场合：

用于CPU内部、设备内部、系统总线操作（各挂接部件速度相近，传送时间确定，传送距离较近）。

异步控制方式：

定义：

各项操作按不同需要安排时间，不受统一时序控制。

特点：

无统一时钟周期划分，各操作间的衔接和各部件之间的信息交换采用异步应答方式。

优点：

时间安排紧凑、合理。

缺点：

控制复杂。

应用场合：

用于异步总线操作（各挂接部件速度差异大，传送时间不确定，传送距离较远）。

两者最核心的区别是：

有无统一时序划分。

3.什么是主设备，什么是从设备？

答：

主设备：

申请并掌握总线权的设备。

从设备：

响应主设备请求的设备。

4.什么是总线周期？

答：

经总线传送一次数据所用的时间（包括送地址、读/写）

5.控制器的分类

答：

组合逻辑控制器和微程序控制器。

6.主机和外设的连接方式

答：

辐射式、总线式和通道式。

7．直接程序传送方式中，可以对外设的状态进行了抽象，请简述三个状态及其转换；并指明在何种状态下CPU方能与外设交换数据。

答：

三个状态及其转换如图所示

在结束状态下，CPU方能与外设交换数据。

8．简述中断的定义。

答：

CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序；处理完毕后自动恢复原程序的执行。

9.CPU在何时响应中断请求？

何时响应DMA请求？

答：

在一条指令结束时响应中断请求；一个总线周期结束时响应DMA请求。

10.中断的实质是什么？

答：

中断的实质是程序切换。

11.简述中断与DMA的相同点和区别。

答：

DMA与中断的相同点：

能响应随机请求；可并行操作。

区别：

中断用程序实现中、低速I/O传送；能处理复杂事态；一条指令结束时响应请求，其实质是程序切换；DMA用硬件实现高速、简单I/O传送；一个总线周期结束时响应请求，其实质是总线权切换。

12.CPU如何实现对中断的屏蔽和中断的允许。

答：

通过送屏蔽字实现对中断的屏蔽；通过开/关中断实现对中断的允许。

13.DMA的中文名称和定义。

答：

DMA的中文名称是直接存储器存取。

定义为：

直接依靠硬件实现主存与I/O间的数据传送，传送期间不需CPU程序干预。

14.进行数据传输前，CPU发送的DMA初始化信息有哪些？

答：

传送操作类型、主存首址、交换量、外设寻址信息。

第四次作业

1.分别使用原码一位乘和补码一位乘，计算+0.1001*-0.1110的值，并给出规范化的步骤。

解：

1）原码一位乘

A=00.0000，B=00.1001，C=.1110

步骤条件操作ACCn

00.0000.1110

（1）Cn=0+0+00.0000

00.0000

→00.00000.111

（2）Cn=1+B+00.1001

00.1001

→00.010010.11

（3）Cn=1+B+00.1001

00.1101

→00.0110110.1

（4）Cn=1+B+00.1001

00.1111

→00.01111110.

故[X*Y]原=1.01111110

2）补码一位乘

A=00.0000，B=00.1001，-B=11.0111，C=1.0010

步骤条件操作ACCnCn+1

CnCn+100.00001.00100

（1）00+0+00.0000

00.0000

→00.000001.0010

（2）10-B+11.0111

11.0111

→11.1011101.001

（3）01+B+00.1001

00.0100

→00.00100101.00

（4）00+0+00.0000

00.0010

→00.000100101.0

（5）10-B+11.0111

11.1000

故[X*Y]补=1.10000010

2.请给出溢出的三种判别逻辑，并指明各符号的含义。

答：

1）溢出=操作数的符号位SA和SB

结果符号Sf

2）溢出=符号位进位Cf

尾数最高位进位C

3）溢出=

结果的第一个符号位Sf1

结果的第二个符号位Sf2

3.第三章练习题的第2题的

（1）、（4）；第3题的

（2）、（3）。

解：

第2题

（1）00.110011

+00.101101

01.100000故正溢

（4）11.001101

+11.010011

10.100000负溢

第3题X补-Y补=X补+[-Y]补

（2）[-Y]补=00.101101

00.110110

+00.101101

01.100011正溢

（3）[-Y]补=11.001100

11.100011

+11.001100

10.101111负溢

4.请叙述原码不恢复余数除法和补码不恢复余数除法的上商规则。

答：

原码不恢复余数除法根据余数符号判断上商，为正商1，为负商0；补码不恢复余数除法根据余数和除数的符号判断上商，同号，商1，异号，商0。

5.给出浮点数加减运算、浮点数乘法运算和浮点数除法运算的步骤。

答：

浮点加减运算步骤：

1）检查能否简化操作；

2）对阶；

3）尾数加减；

4）结果规格化。

浮点乘法运算步骤：

1）检查操作数是否为0；

2）阶码相加；

3）尾数相乘；

4）结果规格化。

浮点除法运算步骤

1）检查操作数是否为0；

2）被除数的尾数AM与除数的BM尾数满足|AM|<|BM|；

3）阶码相减；

4）尾数相除；

5）结果不再规格化。

6.浮点数加减运算中，什么是对阶？

为什么要对阶？

如何实现？

答：

使两数阶码相等称之为对阶。

因为阶码不同时，小数点实际位置没有对齐，尾数对应权值不相同，无法直接运算。

小阶向大阶对齐，小阶阶码加1，尾数右移1位，直到两个数的阶码相同。

7.采用并行进位链传递进位信号时，请给出进位信号C1、C2、C3和C4的逻辑表达式。

答：

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0

8.请使用181和182芯片，设计一个32位的ALU，要求采用组内并行、组间并行的进位链传递方式。

答：

第五次作业

1．实际计算机的时序控制方式往往以同步方式为基础，然后进行一些变化，请举出三个同步方式变化的例子。

答：

①不同指令安排不同时钟周期数②总线周期中插入延长周期③同步方式引入异步应答

2．画出模型机的数据通路结构，并指明各部件的作用。

答：

选择器A、B：

选择参加运算的操作数

ALU：

完成各种算术运算和逻辑运算

移位器：

对ALU运算结果进行左移、右移、直传、高低字节交换操作

R0~R3通用寄存器：

提供运算数据、存放运算结果

C暂存器：

暂存来自主存的源地址或源数据

D暂存器：

暂存来自主存的目的地址或目的数

IR指令寄存器：

存放现行指令

PSW程序状态字寄存器：

反映现行程序状态，指示程序工作方式

MAR地址寄存器：

存放被访问单元的地址

MDR数据缓冲寄存器：

用来存放CPU与主存之间交换的信息

SP堆栈指针：

存放堆栈的栈顶地址

3．结合模型机的数据通路结构，说明各类信息的传送路径。

指令信息：

M→DB→IR

指令地址：

PC→A→ALU→移位器→内总线→MAR

指令地址加1：

PC→A→ALU→移位器→内总线→PCC0

转移地址（寄存器寻址）：

R0→A/B→ALU→移位器→内总线→PC

转移地址（寄存器间址）：

R0→A/B→ALU→移位器→内总线→MAR→AB→M→DB→MDR→B→ALU→移位器→内总线→PC

操作数地址（寄存器寻址）：

R0

操作数地址（寄存器间址）：

R0→A/B→ALU→移位器→内总线→MAR

操作数地址（变址）：

PC→A→ALU→移位器→内总线→MAR→AB→M→DB→MDR→B→ALU→移位器→内总线→C→B→ALU→移位器→内总线→MARPC→A

数据信息（R→R）：

R0→A/B→ALU→移位器→内总线→R1

数据信息（R→M）：

R0→A/B→ALU→移位器→内总线→MDR→DB→M

数据信息（M→R）：

M→DB→MDR→B→ALU→移位器→内总线→R1

数据信息（M→M）：

M（源）→DB→MDR→B→ALU→移位器→内总线→C

（计算目的地址）C→A/B→ALU→移位器→内总线→MDR→DB→M

数据信息（R→I/O）：

R0→A/B→ALU→移位器→内总线→MDR→DB→I/O

数据信息（I/O→R）：

I/O→DB→MDR→B→ALU→移位器→内总线→R1

数据信息（I/O→M）：

DMA方式I/O←→DB←→M

第六次作业

教材P168页第11题的1、2、3、4、5、10、17、18、19、20，其中第2小题需要拟定指令流程和操作时间表，其它只需要拟定指令流程。

解：

（1）

MOV（R0）,（SP）+

FT0:

M→IR,PC+1→PC

STO:

SP→MAR

ST1:

M→MDR→C

ST2:

SP+1→SP

DT0:

R0→MAR

ET0:

C→MDR

ET1:

MDR→M

ET2:

PC→MAR

（2）MOV（R1）+,X（R0）

FT0:

M→IR,EMAR、R、SIR

PC+1→PCPC→A、输出A、DM、CPPC、1→ST、CPT（）、CPFT（）~CPET（）

ST0:

PC→MARPC→A、输出A、DM、CPMAR、T+1、CPT（）

ST1:

M→MDR→CEMAR、R、SMDR、MDR→B、输出B、DM、CPC、T+1、CPT（）

ST2:

PC+1→PCPC→A、A+1、DM、CPPC、T+1、CPT（）

ST3:

R0+C→MARR0→A、C→B、A+B、DM、CPMAR、T+1、CPT（）

ST4:

M→MDR→CEMAR、R、SMDR、MDR→B、输出B、DM、CPC、1→DT、CPT（）、CPFT（）~CPET（）

DT0:

R1→MARR1→A、输出A、DM、CPMAR、T+1、CPT（）

DT1:

R1+1→R1R1→A、A+1、DM、CPR1、1→ET、CPT（）、CPFT（）~CPET（）

ET0:

C→MDRC→A、输出A、DM、CPMDR、T+1、CPT（）

ET1:

MDR→MEMAR、W、T+1、CPT（）

ET2:

PC→MARPC→A、输出A、DM、CPMAR、1→ST、CPT（）、CPFT（）~CPET（）

（3）

MOVR2,（PC）+

FT0:

M→IR,PC+1→PC

STO:

PC→MAR

ST1:

M→MDR→C

ST2:

PC+1→PC

ET0:

C→R2

ET1:

PC→MAR

（4）

MOV–（SP）,（R3）

FT0:

M→IR,PC+1→PC

ST0:

R3→MAR

ST1:

M→MDR→C

DT0:

SP-1→SP、MAR

ET0:

C→MDR

ET1:

MDR→M

ET2:

PC→MAR

（5）

ADDR1,X（R0）

FT0:

M→IR,PC+1→PC

ST0:

PC→MAR

ST1:

M→MDR→C

ST2:

PC+1→PC

ST3:

R0+C→MAR

ST4:

M→MDR→C

ET0:

C+R1→R1

ET1:

PC→MAR

（10）

INCX（PC）

FT0:

M→IR,PC+1→PC

DTO:

PC→MAR

DT1:

M→MDR→D

DT2:

PC+1→PC

DT3:

PC+D→MAR

DT4:

M→MDR→D

ET0:

D+1→MDR

ET1:

MDR→M

ET2;PC→MAR

（17）

JMPR0

FT0:

M→IR,PC+1→PC

ET0:

R0→PC、MAR

（18）

JMPX（PC）

FT0:

M→IR,PC+1→PC

ET0:

PC→MAR

ET1:

M→MDR→C

ET2:

PC+C→PC、MAR

（19）

RST（SP）+

FT0:

M→IR,PC+1→PC

ET0:

SP→MAR

ET1:

SP+1→SP

ET2:

M→MDR→PC、MAR

（20）

JSR（R1）

FT0:

M→IR,PC+1→PC

ST0:

R1→MAR

ST1:

M→MDR→C

ET0:

SP-1→SP、MAR

ET1:

PC→MDR

ET2:

MDR→M

ET3:

C→PC、MAR

2.什么是指令周期。

答：

从主存中取出一条指令加上执行这条指令的时间称为指令周期。

3.按照由大到小的顺序给出组合逻辑控制器的三级时序。

答：

工作周期、时钟周期、工作脉冲

4.组合逻辑控制器有哪些缺点，微程序控制器如何针对这些缺点对其进行了改进？

答：

组合逻辑控制器的缺点为：

①设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。

②不易修改与扩展指令系统功能。

改进：

引入了程序技术，使设计规整；

引入了存储逻辑，使功能易于扩展。

5.微程序控制的基本思想是什么？

答：

①若干微命令编制成一条微指令，控制实现一步操作；

②若干微指令组成一段微程序，解释执行一条机器指令；

③微程序事先存放在控制存储器中，执行机器指令时再取出。

6.简述控制存储器存储的内容，以及与主存的区别。

答：

控制存储器中存放微程序。

与主存的区别：

①控制存储器在CPU中、而主存不是；

②控制存储器是一个ROM，而主存是ROM和RAM

③控制存储器容量比主存小

④控制存储器字长比主存长

⑤控制存储器速度比主存快

7.微指令可分为哪两部分？

各自作用是什么？

答：

微指令可分为

微命令字段（或微操作控制字段）和微地址字段（或顺序控制字段）

微命令字段：

提供一步操作所需的微命令。

微地址字段：

指明后续微地址的形成方式,提供微地址的给定部分。

8.采用分段直接编译法时，微命令分组的原则是什么？

答：

同类操作中互斥的微命令放同一字段。

9什么是功能转移？

答：

根据机器指令操作码找到对应微程序入口地址的过程称为功能转移。

10.后续微地址的形成方式有哪些？

答：

有增量方式和断定方式两种。

第七次作业

1.试从速度、容量、价格三个角度比较cache、主存、硬盘。

答：

按照cache→主存→硬盘的顺序

速度越来越慢、容量越来越大、价格越来越便宜

2.说明cache、主存、辅存三者的作用（即其中存放什么信息）。

答：

Cache：

存放CPU在当前一小段时间内多次使用的程序和数据。

主存：

主要存放CPU当前使用的程序和数据。

辅存：

存放大量的后备程序和数据。

3.简述随机存取的两点含义。

答：

①可按地址访问存储器中的任一单元；②访问时间与单元地址无关。

4.简述存取时间和存取周期的定义。

答：

存取时间：

从存储器收到读/写申请命令，到从存储器取出/写入信息所需的时间。

存取周期:

存储器作连续访问操作过程中一次完整的存取操作所需的全部时间。

5.磁带、主存、硬盘、光盘四种存储器分属于随机存取存储器、顺序存取存储器、直接存取存储器中的哪一类？

答：

主存属于随机存取存储器；

磁带属于顺序存取存储器；

硬盘、光盘属于直接存取存储器。

6.引入cache的目的是什么？

引入虚拟存储器的目的是什么？

答：

引入cache的目的是为了提高存储器的速度，匹配CPU与主存之间的速度差异。

引入虚拟存储器的目的是为了扩大存储器的容量。

第八次作业

1.已知CPU地址总线A15～A0（低）。

用ROM芯片（4K×4位/片）和RAM芯片（2K×8位/片）组成一个半导体存储器，按字节编址。

其中ROM区地址从3000H～3FFFH，RAM区地址从6000H～73FFH。

请回答下列问题：

（1）组成该存储器需用多少块ROM芯片和多少块RAM芯片？

（2分）

ROM区：

4KBRAM区：

5KB

所以需4K×4位/片的ROM芯片2片；需2K×8位/片的RAM芯片3片。

（2）各芯片需连入哪几根地址线？

（2分）

4K×4位/片的ROM需连A0~A11；2K×8位/片的RAM需连A0~A10

（3）分别写出各片选信号的逻辑式。

（4分）

采用全译码

A12

A11

A10

A9