第4章 组合门电路0609025.docx
《第4章 组合门电路0609025.docx》由会员分享，可在线阅读，更多相关《第4章 组合门电路0609025.docx（35页珍藏版）》请在冰豆网上搜索。
第4章组合门电路0609025
第四章组合电路
组合电路的定义：
一个逻辑电路，如果它的即刻输出只与即刻输入有关，而与其历史状态无关，称为组合逻辑电路
组合电路的描述：
Y1=f1（X1，X2，┅，Xn－1）
Y2=f2（X1，X2，┅，Xn－1）
┇
Ym-1=fm-1（X1，X2，┅，Xn－1）
Y1
Y2
┇
Ym-1
4-1逻辑图形符号中的关联极记号
Y＝X2⊕X1
（c）非关联
●输出受关联的影响
F
F=A⊕B⊕C
●多重关联电路
A
A=1，B=C
A=0，C=D
F1=（AB+C）⊕D
F2=A（B+C）
F=AC+B
例4-1写出如图电路的输出逻辑函数
F1=AC+AD
F2=（AC+AD）⊕B
F2=B
F1=（A+D）C+B
F2=（A+D）C
等效电路
4-2编码器、译码器
4-2-1编码器（常用编码器：
4-2线编码器，8-3线编码器）
◆4-2线编码器
◆8-3线优先编码器（74LS148）
Is：
输入选通；I7－I0：
编码输入；Y2－Y0：
编码输出
YS：
输出允许；YEX：
允许扩展
1
◆10线BCD编码器（74LS147）
4-2-2译码器
将代码转换成电平的器件
常用品种：
2-4线，3-8线，4-16线，4-10以及专用译码器
（1）二进制译码器
◆2-4线译码器――74LS139
A0
A1
A2
S1
S2
S3
◆3-8线译码器――74LS138
控制端：
S1＋S2＝0
S3＝1
EN＝S1S2S3
Y0＝ENA2A1A0＝ENm0
依此类推：
74LS138的扩展
U1
Sd≡0
A3＝0时，U1工作
Y7――Y0输出
A3＝1时，U2工作
Y15――Y8输出
U2
例4-2试用3-8线译码器同时实现下列逻辑函数
F1（A,B,C）=∑m（1,2,4,7）
F2（A,B,C）=∑m（3,5,6,7）
F1（A,B,C）=m1m2m4m7
F2（A,B,C）=m3m5m6m7
解：
分别对表达式两次取非得：
◆4-16线译码器
EN＝S1S2
A0
A1
A2
A4
S1
S2
Y0＝ENA3A2A1A0＝ENm0
Yi＝ENmi
（2）BCD码译码器
8421BCD译码器——74LS42，74LS445
序
A3
A2
A1
A0
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
2
0
0
1
0
1
1
1
1
1
1
1
0
1
1
3
0
0
1
1
1
1
1
1
1
1
0
1
1
1
4
0
1
0
0
1
1
1
1
1
0
1
1
1
1
5
0
1
0
1
1
1
1
1
0
1
1
1
1
1
6
0
1
1
0
1
1
1
0
1
1
1
1
1
1
7
0
1
1
1
1
1
0
1
1
1
1
1
1
1
8
1
0
0
0
1
0
1
1
1
1
1
1
1
1
9
1
0
0
1
0
1
1
1
1
1
1
1
1
1
10
1
0
1
0
全1（74LS42）
高阻Z（74LS445）
～
～
15
1
1
1
1
两种余3码译码器——CD5443（74LS43），5444（74LS44）
a＝B3B2B1B0＋B3B1＋B2B0
b＝B3B1＋B2B1B0＋B2B1B0
c＝B3B2＋B2B1B0
d＝B2B1B0＋B2B1B0＋B2B1B0
e＝B2B1＋B0
f＝B3B2B0＋B2B1＋B1B0
g＝B3B2B1＋B2B1B0
4-2-3BCD—7段码译码器
表达式：
74LS47原理电路
4-2-4二进码—格雷码变换器
B3B2B1B0
G3G2G1G0
B1B0
B3B2
00
01
11
10
00
01
11
10
0
0
0
0
0
0
0
0
0
00
1
0
0
0
1
0
0
0
1
01
1
1
1
1
2
0
0
1
0
0
0
1
1
11
1
1
1
1
3
0
0
1
1
0
0
1
0
10
1
1
1
1
1
1
1
1
4
0
1
0
0
0
1
1
0
G3=B3G2=B2⊕B3
5
0
1
0
1
0
1
1
1
6
0
1
1
0
0
1
0
1
7
0
1
1
1
0
1
0
0
B1B0
B3B2
00
01
11
10
00
01
11
10
8
1
0
0
0
1
1
0
0
9
1
0
0
1
1
1
0
1
00
1
1
1
1
A
1
0
1
0
1
1
1
1
01
1
1
1
1
B
1
0
1
1
1
1
1
0
11
1
1
1
1
C
1
1
0
0
1
0
1
0
10
1
1
1
1
D
1
1
0
1
1
0
1
1
G1=B1⊕B2G0=B0⊕B1
E
1
1
1
0
1
0
0
1
F
1
1
1
1
1
0
0
0
4-3数据选择器和分配器
4-3-1数据选择器（MUX—Multiplexer）
原理：
74150
MUX的扩展
C
B
A
应用——实现逻辑函数
F（A,B,C）=AB+BC+CA
=∑m（3,5,6,7）
例4-3试用MUX实现逻辑函数
例4-4试用一片8选1MUX
实现逻辑函数
F（A,B,C,D）=∑m（0,4,5,6,9,10,14）
CD
AB
00
01
11
MUX
0
1
2
0
1
2
3
4
5
6
7
EN
F
F
C
B
A
D
1
10
00
1
0
0
0
01
1
1
0
1
11
0
0
0
1
10
0
1
1
0
C
AB
0
1
00
D
0
01
D+D
D
11
0
D
10
D
D
应用实例
多路信号发生器
序列产生器
模拟波形发生器（CMOS型多路开关）
4-3-2数据分配器（DMUX）
DX的扩展（4×74LS138）
A0
A1
A2
d
A3
A4
4-4数码的奇偶产生/校验器
4-5组合电路的分析
化简
4-5-1组合电路的分析方法
&
4-5-2组合电路分析的步骤
例4-5分析如图电路
解：
①列表达式
F＝AABCBABCCABC
＝AABC＋BABC＋CABC
A
B
C
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
②化简
略
③列真值表
④结论：
逻辑功能描述
例4-6求电路的输出函数
F（V,W,X,Y,Z）=∑m（1,2,3,4,5,6,7,10,14,20,22,28）
例4-7试分析图4-45电路
解：
三输出组合逻辑
①列表达式
FA＝A＝A
FB＝A＋B＝AB
FC＝A＋B＋C＝ABC
A
B
C
FA
FB
FC
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
1
1
1
0
0
②列真值表
③结论：
优先排队电路
4-6组合电路的设计
S
CO
（1）半加器
真值表
输入
输出
A
B
S
CO
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
由真值表得逻辑函数
S＝AB＋AB＝A⊕B
CO＝AB
S
CO
（2）全加器
输入
输出
A
B
CI
S
CO
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
由真值表经化简
得逻辑函数：
S＝ABCI＋ABCI＋ABCI＋ABCI
CO＝AB＋BCI＋ACI
S
CO
例4-9试用门电路设计一个四舍五入电路
数据用8421BCD码
解：
①列真值表
S＝ABCI＋ABCI＋ABCI＋ABCI
CO＝AB＋BCI＋ACI
②化简
③电路
4-6-2用功能组件设计
组合逻辑电路
用双2-4线译码器
实现一位全加器
S＝ABCI＋ABCI＋ABCI＋ABCI
CO＝AB＋BCI＋ACI
例4-10有一寝室住四位同学，甲可独自上台表演节目；乙只能和丙或丁合作演出；丙只能为他人演出伴唱或伴舞；丁可出单人节目，也愿和他人共舞。
试列出该寝室的演出函数，并用8选1MUX构成电路。
解1、分析和设置：
A、B、C及D分别代表甲、乙、丙及丁四人，出场为1，不出场为0。
F为演出函数，能演出为1，否则为0。
2、列出四人能实现演出的真值表
3、写出式的演出函数
F（A,B,C,D）＝Σm（1,3,5,6,7,8,10,11,13,14,15）
4作卡诺图
5经降维F表示演出逻辑函数
CD
AB
00
01
11
10
00
0
1
1
0
01
0
1
1
MUX
0
1
2
0
1
2
3
4
5
6
7
EN
F
F
C
B
A
1
D1
1
11
0
1
1
1
10
1
0
1
1
C
AB
0
1
00
D
D
01
D
1
11
D
1
10
D
1
例4-11某竞赛由四位裁判通过投票决定成功与否，若判成功至少需要三票；若是两票赞成两票反对，则竞赛必须重来；其它情况为失败。
解：
①设ABCD代表裁判投票，1为赞成，0为反对；F1F2F3为1分别代表成功、重来和失败三种情况
F3＝∑m（0,1,2,4,8）＝m0m1m2m4m8
F2＝∑m（3,5,6,9,10,12）＝m3m5m6m9m10m12
F1＝∑m（7,11,13,14,15）＝m7m11m13m14m15
②据题意列真值表
③若用74154实现则有：
4-7组合电路中的竞争与险象
4-7-1竞争和险象的分析
竞争产生的险象表现为毛刺
简单2选1MUX中的险象
4-7-2险象的清除
◆引入冗余项
例4-12试判断函数F是否存在险象
F＝AC＋BCD＋ABD
如果有，如何消除
◆滤波法
◆选通法
升级会员 