第4章 组合门电路0609025.docx

1、第4章 组合门电路0609025第四章 组合电路组合电路的定义：一个逻辑电路，如果它的即刻输出只与即刻输入有关，而与其历史状态无关，称为组合逻辑电路组合电路的描述：Y1 = f1 (X1，X2，Xn1)Y2 = f2 (X1，X2，Xn1)Ym-1= f m-1 (X1，X2，Xn1)Y1 Y2 Ym-14-1逻辑图形符号中的关联极记号YX2X1（c）非关联 输出受关联的影响FF=ABC 多重关联电路AA=1，B=CA=0，C=DF1=(AB+C)D F2=A(B+C)F=AC + B例4-1 写出如图电路的输出逻辑函数F1=AC+ ADF2=(AC + AD)B F2 = BF1=(A+D)

2、C+B F2=(A+D)C等效电路4-2 编码器、译码器4-2-1编码器（常用编码器：4-2线编码器，8-3线编码器） 4-2线编码器 8-3线优先编码器（74LS148）Is：输入选通；I7I0：编码输入；Y2Y0：编码输出YS：输出允许；YEX：允许扩展1 10线BCD编码器(74LS147)4-2-2 译码器将代码转换成电平的器件常用品种：2-4线，3-8线，4-16线，4-10以及专用译码器（1）二进制译码器 2-4线译码器74LS139A0A1A2S1S2S3 3-8线译码器74LS138控制端：S1S20S31ENS1 S2 S3Y0 EN A2 A1 A0EN m0依此类推：74

3、LS138的扩展U1Sd0A30时，U1工作Y7Y0输出A31时，U2工作Y15Y8输出U2例4-2 试用3-8线译码器同时实现下列逻辑函数F1 (A,B,C)=m（1,2,4,7）F2 (A,B,C)=m（3,5,6,7）F1 (A,B,C)=m1 m2 m4 m7F2 (A,B,C)= m3 m5 m6 m7解：分别对表达式两次取非得： 4-16线译码器ENS1 S2 A0A1A2A4S1S2Y0 EN A3 A2 A1 A0EN m0Yi EN mi（2）BCD码译码器8421BCD译码器74LS42，74LS445序A3A2A1A0Y9Y8Y7Y6Y5Y4Y3Y2Y1Y00000011

4、11111110100011111111101200101111111011300111111110111401001111101111501011111011111601101110111111701111101111111810001011111111910010111111111101010全1（74LS42）高阻Z（74LS445）151111两种余3码译码器CD5443(74LS43)，5444(74LS44)aB3B2B1B0B3B1B2B0bB3B1B2B1B0B2 B1B0cB3B2B2B1B0dB2B1B0B2B1B0B2B1B0eB2B1B0fB3B2B0B2B1B1B0g

5、B3B2B1B2B1B04-2-3 BCD7段码译码器 表达式：74LS47原理电路4-2-4 二进码格雷码变换器B3 B2 B1 B0G3 G2 G1 G0B1B0B3B20001111000011110000000000001000100010111112001000111111113001100101011111111401000110G3= B3 G2= B2B3501010111601100101701110100B1B0B3B20001111000011110810001100910011101001111A10101111011111B10111110111111C1100101

6、0101111D11011011G1= B1B2 G0= B0B1E11101001F111110004-3数据选择器和分配器4-3-1数据选择器（MUXMultiplexer）原理：74150MUX的扩展CBA应用实现逻辑函数F(A,B,C)= AB+BC+ CA=m(3,5,6,7)例4-3试用MUX实现逻辑函数例4-4试用一片8选1 MUX实现逻辑函数F(A,B,C,D)=m(0,4,5,6,9,10,14)CDAB000111MUX01201234567ENFFCBAD110001000011101110001100110CAB0100D001D+DD110D10DD应用实例多路信号发

7、生器序列产生器 模拟波形发生器（CMOS型多路开关）4-3-2 数据分配器（DMUX）DX的扩展（474LS138）A0A1A2dA3A44-4 数码的奇偶产生/校验器4-5 组合电路的分析化简4-5-1组合电路的分析方法&4-5-2组合电路分析的步骤例4-5 分析如图电路解：列表达式FA ABC B ABC C ABCA ABCB ABCC ABCABCF00000011010101111001101111011110 化简 略 列真值表 结论：逻辑功能描述例4-6 求电路的输出函数F(V,W,X,Y,Z)=m(1, 2, 3, 4, 5, 6, 7, 10, 14, 20, 22, 28)

8、例4-7 试分析图4-45电路解：三输出组合逻辑 列表达式FAAAFBABA BFCABCA B CABCFAFBFC000000001001010010011010100100101100110100111100 列真值表 结论：优先排队电路4-6 组合电路的设计SCO(1) 半加器真值表输入输出ABSCO0000011010101101由真值表得逻辑函数SABABABCOABSCO(2)全加器输入输出ABCISCO0000000110010100110110010101011100111111由真值表经化简得逻辑函数：SA BCIABCIABCIABCICOABBCIACISCO例4-9

9、试用门电路设计一个四舍五入电路 数据用8421BCD码解：列真值表SA BCIABCIABCIABCICOABBCIACI 化简电路4-6-2 用功能组件设计组合逻辑电路用双2-4线译码器实现一位全加器SA BCIABCIABCIABCICOABBCIACI例4-10 有一寝室住四位同学，甲可独自上台表演节目；乙只能和丙或丁合作演出；丙只能为他人演出伴唱或伴舞；丁可出单人节目，也愿和他人共舞。试列出该寝室的演出函数，并用8选1 MUX构成电路。解 1、分析和设置：A、B、C及D分别代表甲、乙、丙及丁四人，出场为1，不出场为0。F为演出函数，能演出为1，否则为0。2、列出四人能实现演出的真值表3

10、、写出式的演出函数F(A,B,C,D)m(1,3,5,6,7,8,10,11,13,14,15)4作卡诺图5经降维F表示演出逻辑函数CDAB0001111000011001011MUX01201234567ENFFCBA1D 11110111101011CAB0100DD01D111D110D1例4-11 某竞赛由四位裁判通过投票决定成功与否，若判成功至少需要三票；若是两票赞成两票反对，则竞赛必须重来；其它情况为失败。解： 设ABCD代表裁判投票，1为赞成，0为反对；F1 F2 F3为1分别代表成功、重来和失败三种情况F3m(0,1,2,4,8)m0 m1 m2 m4 m8F2m(3,5,6,9,10,12)m3 m5 m6 m9 m10m12F1m(7,11,13,14,15)m7 m11 m13 m14 m15 据题意列真值表 若用74154实现则有：4-7 组合电路中的竞争与险象4-7-1 竞争和险象的分析竞争产生的险象表现为毛刺简单2选1MUX中的险象4-7-2 险象的清除引入冗余项例4-12 试判断函数F是否存在险象FACBCDA BD如果有，如何消除 滤波法 选通法