第4章 复位时钟同步和初始化.docx
《第4章 复位时钟同步和初始化.docx》由会员分享，可在线阅读，更多相关《第4章 复位时钟同步和初始化.docx（62页珍藏版）》请在冰豆网上搜索。
第4章复位时钟同步和初始化
第四章复位、时钟同步和初始化
本章介绍复位、时钟同步和MPC8349E设备的整体初始化，包括复位配置信号的定义及其选项。
此外还介绍配置、控制和状态寄存器。
注意，本书的每一章都介绍了一个部件额外的具体的初始化过程。
4.1概述
复位、时钟同步和控制信号为设备的操作提供很多选项。
可以在硬复位或上电复位期间配置不同的模式和特性。
大多数可配置特性由复位配置字装入设备，只有很少一部分信号用作复位序列期间的复位配置输入。
4.2外部信号说明
下面几节详细说明复位和时钟信号。
4.2.1复位信号
表4-1说明了MPC8349E的复位信号。
4.4.2节“复位配置字”介绍了还作为复位配置信号的信号。
表4-1系统控制信号——详细信号说明
信号
I/O
说明
/PORESET
I
上电复位。
该信号有效时启动上电复位流，初始化设备，配置设备的各种属性，包括它的时钟模式。
状态含义
有效——外部代理触发了一个上电复位序列。
无效——指示无上电复位。
时序
关于该信号的具体时序信息见MPC8349E硬件规范。
复位状态
始终输入。
/HDRESET
I/O
硬复位。
使设备终止所有当前内部和外部事务，并将大部分寄存器设置为它们的缺省值。
/HRESET可以完全与所有其他信号异步有效。
设备不在硬复位状态时，才能检测到外部的硬复位请求。
在/HRESET有效期间，/SRESET有效。
/HRESET是一个漏极开路信号。
状态含义
有效——外部代理或内部硬件触发了一个硬复位序列。
内部硬件一直驱动/HRESET，直到序列完成。
无效——指示无硬复位。
时序
有效——可以随时出现，异步于任何时钟。
无效——必须有效（保持）至少32个CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）个周期。
要求
这是一个漏极开路信号，需要一个外部上拉电阻。
复位状态
输出，在上电和硬复位流期间驱动低电平。
复位流完成后为高阻。
/SRESET
I/O
软复位。
使设备终止所有当前内部事务，将大部分寄存器设置为它们的缺省值，并让e300c1核进入复位状态。
I/O信号的功能和方向，以及存贮器控制器操作不受/SRESET的影响。
/SRESET可以完全与所有其他信号异步有效。
设备不在硬复位或软复位状态时才能检测到外部软复位请求。
/SRESET是一个漏极开路信号。
状态含义
有效——外部代理或内部硬件触发了一个软复位序列。
内部硬件一直驱动/SRESET，直到序列完成。
时序
有效——可以随时出现，异步于任何时钟。
无效——必须有效（保持）至少32个CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）个周期。
要求
这是一个漏极开路信号，需要外部一个上拉电阻。
复位状态
输出，在上电和硬复位流期间驱动为低电平。
复位流完成后为高阻。
CFG_RESET_SOURCE[0:
2]
I
复位配置字源选择。
这些复位配置输入信号位于这样一些设备引脚上，当设备未处于复位状态时，这些引脚具有其他功能。
在/PORESET有效期间对这些输入信号进行采样，以确定从哪一个接口装入复位控制字。
状态含义
详细说明见4.4.1.1节“复位控制字源”
时序
在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行采样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。
要求
在/POREST和/HREEST流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。
关于用于拉高或拉低复位配置信号的合适的电阻值见MPC8349E硬件规范。
复位状态
在上电和硬复位流期间为输入信号，在复位流完成后为功能信号。
CFG_CLKIN_DIV
I
时钟分配选择。
该复位配置输入信号位于这样一个设备引脚上，当设备未处于复位状态时，该引脚具有其他功能。
在/PORESET有效期间对该输入信号进行采样，以确定CLKIN是否为倍频（除以2）。
状态含义
见4.4.1.2节“时钟分配”
时序
在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行采样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。
要求
在/POREST和/HRESET流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。
关于用于拉高或拉低复位配置信号的合适的电阻值见MPC8349E硬件规范。
复位状态
在上电和硬复位流期间驱动为输入信号，在复位流完成后为功能信号。
4.2.2时钟信号
表4-2说明了MPC8349E的外部时钟信号。
注意，某些信号对设备内的某些部件来说是特定的，虽然4.5节“时钟同步”介绍了它们的某些功能，但分别在各章中对它们进行了详细定义。
表4-2时钟信号——详细信号说明
信号
I/O
说明
/CLKIN
I
系统时钟。
若MPC8349E为PCI主机设备，则CLKIN就是它的主输入时钟。
CLKIN直接馈送给PCI输出时钟分配器，还作为无时滞外部PCI时钟通路的信号驱动输出。
若MPC8349E为PCI代理设备，则应将该信号连到GND。
时序
有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。
要求
在PCI代理模式时应连到低
复位状态
始终输入。
PCI_CLK/PCI_SYNC_IN
I
PCI时钟/PCI同步时钟（PCI_CLK/PCI_SYNC_IN）。
当设备处于PCI代理模式时，PCI_CLK就是到该设备的主时钟输入。
当设备处于PCI主机模式时，将PCI_SYNC_IN连接到外部PCI_SYNC_OUT。
时序
有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。
复位状态
始终输入。
PCI_SYNC_OUT
O
参考PCI输出同步时钟（PCI_SYNC_OUT）。
当MPC8349E为PCI主机设备时，为消除外部PCI时钟通路的时滞，将PCI_SYNC_OUT连接到外部的PCI_SYNC_IN信号。
PCI_SYNC_OUT的频率与CLKIN或CLKIN/2相同，它与复位时CFG_CLKIN_DIV的状态有关。
更多信息见4.4.1.2节“CLKIN分配”。
当MPC8349E为PCI主机设备时，一般不使用该信号。
时序
有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。
复位状态
始终输出，在PCI主机模式时触发。
PCI_CLK_OUT[0:
7]
O
PCI输出时钟集。
当MPC8349E为PCI主机设备时，它提供八路独立的时钟输出信号，馈送给PCI代理设备。
时序
有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。
复位状态
始终输出。
在上电复位期间和之后为高阻。
由内存映射寄存器启用。
复位状态
在上电和硬复位流期间驱动为输入信号，在复位流完成后为功能信号。
4.3功能说明
本节介绍复位设备的各种方法、上电复位配置和设备的时钟同步。
4.3.1复位操作
设备有数个到复位逻辑的输入：
●上电复位（/PORESET）
●外部硬复位（/HRESET）
●外部软复位（/SRESET）
●软件看门狗复位
●系统总线监控器复位
●检查停止（checkstop）复位
●JTAG复位
●软件硬复位
所有这些复位源都被馈送到复位控制器，并根据复位源的不同采取不同的行动。
4.6.1.3节“复位状态寄存器（RSR）”中介绍的复位状态寄存器指示引起复位的最后的复位源。
4.3.1.1复位原因
表4-3介绍了复位原因。
表4-3复位原因
名称
说明
上电复位（/PORESET）
输入信号。
该信号有效时启动上电复位流，它复位所有的设备并配置设备的各种属性，包括其时钟模式。
硬复位（/HRESET）
这是一个双向I/O信号。
只有在设备未宣告硬复位但出现该信号时，设备才能检测到外部/RESET有效。
在/HDRESET有效期间，/SRESET有效。
/HDRESET是一个漏极开路信号。
软复位（/SRESET）
双向I/O信号。
只有在设备未宣告硬或软复位但出现该信号时，设备才能检测到外部有效的/SRESET。
/SRESET是一个漏极开路信号。
软件看门狗复位
在设备的看门狗计数值到零以后，发出软件看门狗复位。
然后允许的软件看门狗事件产生内部硬复位序列。
系统总线监控器复位
在设备的CSB总线监控器到达超时状态时，总线复位有效。
然后允许的总线监控器事件产生内部硬复位序列。
检查停止复位
如果核进入检查停止状态，且允许检查停止复位（RMR[CSRE]＝1），则检查停止复位有效。
然后允许的检查停止事件产生内部硬复位序列。
JTAG复位
当JTAG逻辑宣告JTAG软复位信号有效时，产生内部软复位序列。
软件硬复位
写入内存映射寄存器（RCR）可以初始化硬复位序列。
软件软复位
写入内存映射寄存器（RCR）可以初始化软复位序列。
4.3.1.2复位操作
复位控制逻辑确定复位的原因，必要时对其进行同步，并复位适当的内部硬件。
每个复位流对设备有不同的影响:
∙上电复位的影响最大，它复位整个设备，包括时钟逻辑和错误捕获寄存器。
∙硬复位复位整个设备，但不包括时钟逻辑和错误捕获寄存器。
∙软复位则初始化内部逻辑，但保持系统的配置。
所有复位类型都产生到e300c1核的复位。
/PORESET、/HRESET和/SRESET对给定应用的影响是核将MSR[IP]的值复位为复位寄存器字高端的BMS字段中的值。
参见4.4.2.12节“引导内存空间（BMS）”。
存贮器控制器、系统保护逻辑、中断控制器和I/O信号仅在硬复位时初始化。
软复位初始化内部逻辑，但保持系统的配置。
外部/SRESET有效向核和其余的设备产生硬复位。
表4-4标识了每个复位源的复位操作。
表4-4复位操作
动作
复位源
上电复位
外部硬复位
软件看门狗
总线监控器
检查停止
软件硬复位
JTAG复位
外部软复位
复位：
PLL、时钟、RTC单元和错误捕获寄存器
是
否
否
复位：
DDR、LBC、I/O复用器、GTM、PIT、GPIO、系统配置和本地存取窗口
是
是
否
复位其他内部逻辑
是
是
是
复位装入的配置字
是
是
否
/HRESET驱动
是
是
否
/SRESET驱动
是
是
是
到e300c1核的硬复位
是
是
是
4.3.2上电复位流
/PORESET外部信号有效启动上电复位流。
在设备的外部供电稳定之后，应保持/PORESET外部有效至少32个输入时钟周期。
在/PORESET无效之后，设备立即开始配置过程。
设备在整个上电复位过程期间，包括配置期间，宣告/HRESET和/SRESET有效。
配置时间根据配置源和CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）频率的不同而变化。
首先对复位配置输入进行采样，确定配置源和输入时钟的分配模式。
然后设备开始装入复位配置字。
系统PLL根据复位配置字低端中的时钟模式值开始锁定。
当系统PLL锁时序，时钟单元开始在设备中分配时钟信号。
在这个阶段，e300c1核的PLL开始锁定。
当它被锁定并完成了复位配置字的装入时，释放/HRESET，在4个时钟之后释放/SRESET。
4.3.2.1详细上电复位流程
MPC8349E的详细上电复位（POR）流程如下：
1.加电，满足MPC8349E硬件规范的要求。
2.系统宣告/PORESET（以及可选的/HRESET）和/TRST有效，让所有寄存器初始化到它们的缺省状态，让大部分I/O驱动器释放为高阻（某些时钟、时钟允许和系统控制信号仍保持有效）状态。
3.系统施加稳定的CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）信号和稳定的复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV）。
4.在至少32个稳定的CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）时钟周期之后，系统将/PORESET置为无效。
5.设备对复位配置输入信号进行采样，确时时钟分配和复位配置源。
6.设备开始装入复位配置字。
装入时间与复位配置字源有关。
7.一旦装入了复位配置字低端，系统PLL就开始锁定。
当系统PLL锁时序，向e300c1PLL提供csb_clk。
8.e300c1PLL开始锁定。
9.设备一直驱动/HRESET有效，直到e300c1PLL锁定且装入了复位配置字为止。
10.如果前面未将/HRESET置为无效，此时用户可以选择将/HRESET置为无效。
注意
JTAG逻辑必须总是能通过设置/TRST有效来初始化。
如果未使用JTAG信号，应将/TRST与/PORESET直接连接。
在/PORESET无效之后，/TRST一定不能继续有效。
在/HRESET有效时，不需要让/SRESET有效。
11.将到核和其余逻辑的内部复位置为无效。
启用I/O驱动器。
LBCDLL开始锁定。
为响应配置周期，PCI接口可以宣告/DEVSEL有效。
12.设备停止驱动/SRESET，/SRESET变为无效。
将到e300核的复位置为无效，并启用核。
如果允许，释放引导定序器，让它从串行ROM装入配置数据，参见17.4.5节“引导定序器模式”。
13.在引导定序器完成操作之前，如果需要，可以清除PCI总线功能寄存器中的CFG_LOCK位以允许PCI接口接受外部请求。
PCI总线功能寄存器见表13-41。
如果e300核要求继续进行，引导定序器应清除ACR[COREDIS]，允许取引导向量。
有关说明见6.2.1节“仲裁器配置寄存器（ACR）”。
14.如果允许，PCI接口现在可以接受外部请求。
如果允许，核可以取引导向量。
现在设备就处于就绪状态了。
图4-1给出了上电复位流的时序图
图4-1上电复位流
4.3.3硬复位流
/HRESET信号由外部通过设置/HRESET有效来启动，或在设备检测到某种情况时由内部产生内部硬复位序列来启动。
在上述两种情况中，设备在整个/HRESET状态期间继续宣告/HRESET和/SRESET有效。
硬复位序列的时间根据配置源和CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）频率的不同而变化。
硬复位不对复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV）进行采样，所以设备立即开始装入复位配置字，并按4.4.3节“装入复位配置字”解释的那样配置设备。
在配置序列完成之后，设备释放/HRESET和/SRESET信号，并退出/HRESET状态。
一个外部上拉电阻应让信号无效。
在检测到信号无效之后，需要经过16个周期的时间才能开始测试外部（硬/软）复位是否存在。
注意
因为设备在硬复位流期间不对复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV）进行采样，所有对那些信号设置新值（不是上电复位期间设置的值）没有用。
图4-2给出了硬复位流的时序图。
图4-2硬复位流
4.3.4软复位流
/SRESET信号可以由外部通过使/SRESET有效来启动，或在设备检测到某种情况时由内部宣告/SRESET有效来启动。
在上述两种情况中，设备宣告/SRESET有效512个PCI_CLK/PCI_SYNC_IN/SYNC_IN个时钟周期，然后设备释放/SRESET，并退出/SRESET信号。
一个外部上拉电阻应让/SRESET无效。
在检测到此信号无效之后，需要经过16个周期的时间才能开始测试外部（硬/软）复位是否存在。
当/SRESET有效时，复位内部硬件，但硬复位配置不会改变。
4.4复位配置
用两种互补的方法初始化设备：
锁存CFG_RESET_SOURCE和装入复位配置字。
开始时，在/PORESET置为有效期间对一小部分输入信号进行采样。
这些信号确定是否需要复位配置字，以及从哪个设备源接口装入。
根据这些信号的值，设备可以继续装入复位配置字。
4.4.1复位配置信号
复位配置输入信号位于这样一些设备引脚上，在设备未处于复位状态时，这些引脚具有其他功能。
在/PORESET有效期间，提供的时钟稳定之后（/PORESET），对这些输入信号进行采样并放入寄存器，一旦/HRESET有效，这些输入信号就必须立即由外部电阻拉高或拉低。
在/PORESET和/HRESET信号期间，连接到这些信号的所有其他信号的驱动器必须处于高阻状态。
关于用于拉高或拉低复位配置信号的合适的电阻值参考MPC8349E硬件规范。
本节介绍由复位配置信号配置的模式。
注意，软件通过在4.6.1.3节“复位状态寄存器（RSR）”和4.6.2.1节“系统PLL模式寄存器（SPMR）”介绍的内存映射寄存器可以访问复位配置输入信号的采样值。
注意
建议用户实现下列方法中的一种，来控制对这些引脚的复位和非复位功能的选择。
●电阻。
使用上拉或下拉电阻在复位配置输入信号上设置所期望的值。
在上电和硬复位序列期间，这些信号是到设备的输入信号。
●主动驱动设备。
使用/HRESET控制驱动设备。
当/HRESET有效时，驱动引脚的复位配置值；当/HRESET无效时，停止驱动复位配置输入信号。
4.4.1.1复位配置字源
复位配置字源选项如表4-5所示，它选择是从本地总线EEPROM、还是从I2CEEPROM（I2C＃1）装入复位配置字，或者使用硬编码的缺省选项。
表4-5复位配置字源
CFG_RESET_SOURCE[0:
2]
含义
000
从本地总线EEPROM装入复位配置字。
001
从本地总线I2CEEPROM装入复位配置字。
PCI_CLK/PCI_SYNC_IN的范围为25－44MHz。
注意：
将来的设计将删除该选项，因此建议客户使用010选择。
010
从本地总线I2CEEPROM装入复位配置字。
PCI_CLK/PCI_SYNC_IN对高达66.666MHz（25－66.666MHz）的所有PCI频率都有效。
011
硬编码选择＃0。
不装入复位配置字。
100
硬编码选择＃1。
不装入复位配置字。
101
硬编码选择＃2。
不装入复位配置字。
110
硬编码选择＃3。
不装入复位配置字。
111
硬编码选择＃4。
不装入复位配置字。
注意
这些信号的值还影响上电和硬复位序列的持续时间。
无论如何，复位序列不能超过1ms。
4.4.1.2CLKIN分配
当把设备配置为PCI主机设备时，CFG_CLKIN_DIV配置输入选择CLKIN和PCI_SYNC_OUT/SYNC_OUT之间的关系，如表4-6所示。
当配置为PCI主机设备时，该设备支持八路PCI_CLK输出信号。
每个输出时钟的频率都可以在OCCR寄存器中设定，让它等于CLKIN频率或为CLKIN频率的一半。
如果至少有一个频率为CLKIN频率一半的输出PCI时钟，则应将CFG_CLKIN_DIV复位配置信号拉高，否则拉低。
当把设备配置为PCI代理设备时，如果在上电复位有效期间采样值为“1”，则可以使用CFG_CLKIN_DIV配置输入将内部时钟频率加倍。
如果期望不论PCI时钟是按33还是按66MHz运行，内部频率都固定，则该特性很有用。
PCI规范要求，由M66EN信号提供PCI时钟频率的信息。
表4-6CLKIN分配
CFG_CLKIN_DIV
说明
0
在PCI主机模式，CLKIN:
PCI_SYNC_OUT＝1:
1，且所有的PCI_CLK_OUT[0:
7]时钟都被限制为等于CLKIN的频率。
1
在PCI主机模式，CLKIN:
PCI_SYNC_OUT＝2:
1，可以在OCCR寄存器中将PCI_CLK_OUT[0:
7]时钟设定为CLKIN/2。
在PCI代理模式，内部频率加倍。
更多细节参见MPC8349E硬件规范。
4.4.1.3选择复位配置输入信号
表4-7给出了一个例子，说明用户应如何拉低或拉高复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV）。
复位序列持续的时间从/PORESET无效时开始到/SRESET无效时结束。
表4-7选择复位配置输入信号
I2CEEPROM
复位配置字
CLKIN
频率
（主机模式）
CFG_CLKIN_DIV
（主机模式）
PCI_CLK
频率
（代理模式）
CFG_RESET_
SOURCE[0:
2]
按CLKIN/PCI_CLK
周期数的
复位序列持续时间
持续时间
否
33MHz
0
33MNz
000，011－111
（非I2CEEPROM）
15380
462s
否
66MHz
0
66MNz
000，011－111
（非I2CEEPROM）
15380
231s
否
66MHz
1
33MNz
000，011－111
（非I2CEEPROM）
30760/15380
462s
是
33MHz
0
33MNz
001（I2CEEPROM，低PCI_SYNC_IN/PCI_CLK时钟频率）
24548
736s
是
66MHz
0
66MNz
010（I2CEEPROM，高PCI_SYNC_IN/PCI_CLK时钟频率）
37908
568s
是
66MHz
1
33MNz
001（I2CEEPROM，低PCI_SYNC_IN/PCI_CLK时钟频率）
49096/24548
736s
4.4.2复位配置字
复位配置字控制时钟的比率和其他基本设备功能，例如PCI主机或代理模式、引导定位、TSEC模式和字节序模式等。
在上电或硬复位期间，从本地总线、或I2C接口、或硬编码值中装入复位配置字。
关于复位配置字源的更多信息见4.4.1节“复位配置信号”。
还要注意，尽管复位配置字是在硬复位流期间装入的，但仅在上电复位期间/PORESET有效时才复位时钟和PLL模式。
更多信息见4.3.1.2节“复位操作”。
通过下列只读内存映射寄存器，软件可以访问复位配置设置：
●复位配置字低端寄存器（RCWLR）
●复位配置字高端寄存器（RCWHR）
●复位状态寄存器（RSR）
●系统PLL模式寄存器（SPMR）
这些寄存器在4.6节“内存映射/寄存器定义”中介绍。
4.4.2.1复位配置字低端寄存器（RCWLRResetConfigurationWordLowRegister）
复位配置字低端寄存器如图4-3所示。
图4-3复位配置字低端寄存器（RCWLR）
表4-8定义了复位配置字低端的位字段。
表4-8复位配置字低端位设置
位
名称
含义
详细说明
0
LBIUCM
本地总线存贮器控制器时钟模式
4.4.2.3节“本地总线控制器时钟模式”
1
DDRCM
DDRSDRAM存贮器控制器时钟模式
4.4.2.4节“DDRSDRAM存贮器控制器时钟模式”
2－3
－
保留，应清除。
4－7
SPMF
系统PLL乘法因子
4.4.2.4节“系统PLL配置”
8
－
保留，应清除。
9－15
COREPLL
核PLL配置
4.4.2.6节“核PLL配置”
16－31
－
保留，应清除。
4.4.2.2复位配置字高端寄存器（RCWHRResetConfigurationWord
升级会员 