74ls系列主要芯片引脚及参数doc.docx
《74ls系列主要芯片引脚及参数doc.docx》由会员分享，可在线阅读，更多相关《74ls系列主要芯片引脚及参数doc.docx（26页珍藏版）》请在冰豆网上搜索。
74ls系列主要芯片引脚及参数doc
<74LS00引脚图>
74ls00是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
Vcc4B4A4Y3B3A3Y
┌┴—┴—┴—┴—┴—┴—┴┐
__│141312111098│
Y=AB）│2输入四正与非门74LS00
│1234567│
└┬—┬—┬—┬—┬—┬—┬┘
1A1B1Y2A2B2YGND
74LS00真值表：
A＝1B=1Y=0
A＝0B=1Y=1
A＝1B=0Y=1
A＝0B=0Y=1
74HC138基本功能
74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下：
当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:
利用G1、/（G2A）和/（G2B）可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器
用与非门组成的3线-8线译码器74LS138
图74ls138译码器内部电路
3线-8线译码器74LS138的功能表
备注：
这里的输入端的三个A0～1有的原理图中也用ABC表示（如74H138.pdf中所示，试用于普中科技的HC-6800V2.2单片机开发板）。
<74ls138功能表>
74LS138逻辑图
无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出
74ls138逻辑图
由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
例2．74LS1383－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。
试画出八个输出管脚的波形。
解：
由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出管脚全为高电平，当（A为高电平段）译码器处于工作状态。
因所以其余7个管脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出管脚的波形如下：
即与A反相；
其余各管脚的输出恒等于1（高电平）与A的波形无关。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
解：
由图3.3.8可见，74LS138仅有3个地址输入端。
如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。
取第
（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第
（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第
（1）片的和接至，将第
（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为
图3.3.9用两片74LS138接成的4线－16线译码器
式（3.3.8）表明时第
（1）片74LS138工作而第
（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。
而式（3.3.9）表明时，第
（2）片74LS138工作，第
（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。
这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。
同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。
一、74LS279
74LS279就是4R-S触发器，每片上有四路R-S触发器。
每路R-S触发器有R和S两个输入和一个输出端Q。
当S输入低电平（0）时，输出Q为低电平（0）；
当S输入高电平
（1）时，如果R输入低电平（0），则Q为高电平
（1）；
当S输入高电平
（1）时，如果R输入低电平
（1），则Q保持不变。
二、74LS72
三、CC4013
四．CC4044
毕业论文
论文题目555定时器及其基本应用
系别物电系
专业物理教育
班级08级物理教育班
学号130809066
姓名李小沙
指导教师袁乐民
二Ｏ一一年五月一日
555定时器及基本应用
摘要：
555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为555，用CMOS工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。
555定时器的电源电压范围宽，可在5~16V工作，最大负载电流可达200mA，7555可在3~18V工作，最大负载电流可达4mA，因而其输出可与TTL、CMOS或者模拟电路电平兼容。
555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
关键词：
555定时器，施密特触发器，多谐振荡器，单稳态触发器
引言：
随着电子技术的发展，尤其是消费类电子的日益普及，555定时器的使用量也在飞速增长。
在购买和使用555定时器时，人们对555定时器的性能要求也逐渐提高。
555定时器最重要的两个性能为电池的容量和电池的内阻，电池容量与电池内阻存在密切的关系。
一般而言,电池的容量越大,内阻就越小。
电池内阻的大小及其变化可反应电池内部的变化。
电池内阻大，电池放电电压平台低，电池输出功率小，电池充电时电压高，高倍率快速充电时，电池会产生大量的热，使充电效率降低，降低电池性能。
可见电池内阻的大小是衡量电池性能好坏的重要指标,准确测量电池内阻具有重要意义。
目前,测量电池内阻的方法主要有加载降压法、短路电流法、电桥法、交流电流法、双量程测量法、电位差计法等。
这些方法各有利弊,普遍问题是测量步骤较繁琐,有些测量方法存在着不可忽视的测量误差,甚至某些测量方法（因电池放电时间过长等）对电池的寿命有一定影响。
本文将以论证的方式介绍一种较容易、准确测量电池内阻和电池容量的方法。
一、555定时器简介
555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555定时器的内部电路框图和外引脚排列图分别如图2.9.1和图2.9.2所示。
它内部包括两个电压比较器，三个等值串联电阻，一个RS触发器，一个放电管T及功率输出级。
它提供两个基准电压VCC/3和2VCC/3。
1
555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS触发器和放电管的状态。
在电源与地之间加上电压，当5脚悬空时，则电压比较器C1的同相输入端的电压为2VCC/3，C2的反相输入端的电压为VCC/3。
若触发输入端TR的电压小于VCC/3，则比较器C2的输出为0，可使RS触发器置1，使输出端OUT=1。
如果阈值输入端TH的电压大于2VCC/3，同时TR端的电压大于VCC/3，则C1的输出为0，C2的输出为1，可将RS触发器置0，使输出为0电平。
它的各个引脚功能如下：
1脚：
外接电源负端VSS或接地，一般情况下接地。
8脚：
外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚：
输出端Vo
2脚：
低触发端
6脚：
TH高触发端
4脚：
是直接清零端。
当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
集成555定时器是一种将模拟功能与逻辑功能巧妙结合
在一起的中规模集成电路，因集成电路内部含有3个5千欧
电阻而得名，在控制、定时、检测、放声、报警等方面有着
2
广泛的应用。
1.电路组成：
图一是555定时器的电路结构图，它由五个部分组成:
（1）比较器：
电压比较器C1和C2是两个结构完全相同的理想运算放大器。
比较器有两个输入端，分别用U+和U-表示相应输入端上所加的电压，用uc表示比较器的比较结果。
当U+>U-时,uc=uh;而U+（2）分压器：
三个阻值均为5kΩ的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。
工作中不用CO端时，一般都通过一个0.01μF的电容接地，以旁路高频干扰。
（3）基本RS触发器：
由两个与非门组成，是可从外部进行置0的直接复位端。
当R=0时，使Q=0；当S=1时，Q=1。
（4）晶体管开关（放电管）:
晶体管TD构成开关，其状态受端控制。
当Q＝1时，晶体管截止;而当Q＝0时，晶体管导通。
（5）输出缓冲器：
输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。
2:
功能分析
当RD=0时,Q=0,输出电压Uo=UoL为低电平,TD饱和导通;
当RD=1,UTH>2/3Vcc,UTR>1/3Vcc时,电压比较器C1输出有效低电平,
C2输出高电平,基本RS触发器的R端输入有效电平,所以Q=0,Uo=UOL,TD饱
和导通;
当RD=1,UTH<2/3Vcc,UTR>1/3Vcc时,C1和C2均输出高电平（均为无效电平）,基本RS触发器保持原来状态不变,因此Uo和TD也保持原来状态不变;
当RD=1,UTH<2/3Vcc,UTR<1/3Vcc时,C1输出高电平,C2输出有效低电平,基本RS触发器的S端输入有效电平,所以Q=1,Uo=UoL,TD截止;
当RD=1,UTH>2/3Vcc,UTR<1/3Vcc时,C1和C2都输出低电平,对基本RS触发器而言其输入是约束要避免出现的情况.此时Q=1,Uo=Uoh,TD截止,但UTH、UTR同时变为无效时,其状态不能确定.这
输入
输出
UTH
UTR
RD
U0
TD状态
×
×
0
0
导通
>2/3Vcc
>1/3Vcc
1
0
导通
<2/3Vcc
<1/3Vcc
1
1
截止
<2/3Vcc
>1/3Vcc
1
不变
不变
5
二555定时器的应用
（一）、用555定时器构成施密特触发器
施密特触发器可将输入缓慢变化的波形整形成为符合数字电路要求的矩形脉冲。
由于其具有滞回特性，所以具有较强的干扰能力，因此，它在脉冲的整形和产生方面有着广泛的应用。
1.具体分析：
将555定时器的UI1和UI2输入端连在一起作号的输入端，即可组成施密特触发器，如图示2示。
为了防止高频干扰，提高比较器参考电压的稳定性，通常将5脚通过0.01uF电容接地。
如果输入电压是一个正弦波，当UI从0逐渐增大时，若uI2Vcc/3时，比较器C1输出低电平，C2输出高电平，基本RS触发器置0，则输出u0=0.
当uI从高电平逐渐下降到Vcc/3若uI继续减小到UI从工作波形可以看出：
上限阈值电压=2Vcc/3，下限阈值电压=Vcc/3,回差电压=Vcc/3.
如果在5脚UIc加上控制电压，则可改变回差电压的值，回差电压越大，电路的抗干扰能力越强。
6
2.施密特触发器的应用
1.波形变换：
可将三角波、正弦波等变成矩形波。
2.脉冲波的整形：
数字系统中，矩形脉冲在传输中经常发生波形畸变，出现上升沿和下降沿不理想的情况，可用施密特触发器整形后，获得较理想的矩形脉冲。
3.脉冲鉴幅：
幅度不同、不规则的脉冲信号时加到施密特触发器的输入端时，能选择幅度大于欲设值的脉冲信号进行输出。
（二）、多谐振荡器
用555定时器可方便地组成多谐振荡器、单稳态触发器和施密特触发器等脉冲产生和整形电路。
这些电路在工业控制、定时、仿声、电子乐器、防盗报警等方面有着广泛的应用。
多谐振荡器是555应用的基本电路，是指电路没有稳定状态（即方波发生器），只有两个暂稳态，其功能是产生一定频率和幅度的矩形波信号，其输出状态不断在“1”和“0”之间变换。
在加电状态下，由于电容C上电压不能突变，故555芯片处于置位状态，u。
=1，放电管TD截止（7脚与地断开），Vcc通过R1，R2对电容C进行充电，当uc上升到时，u0=0，TD导通，电容C端电压通过R2和放电管TD对地进行放电，uc下降。
当uc下降到时，u0又由0变为l，TD截止，Vcc又经R1和R2对C充电。
如此重复上述过程，在输出端u0产生了连续的矩形脉冲。
其中，R1，R2和C是定时元件，它们决定了电路的充放电时间。
其中，Tl≈0．7（Rl+R2）C，T2≈0．7R2C。
555构成多谐振荡器工作可靠，调节方便，在信号产生、工业控制、电源变换、仿声等领域获得了广泛的应用，但其振荡频率不能太高，一般不超过几百千赫兹；且其频率稳定性较差，易受电源波动、温度变化等影响。
7
接通电源后，假定是高电平，则T截止，电容C充电。
充电回路是VCC—R1—R2—C—地，按指数规律上升，当上升到时（TH、端电平大于），输出翻转为低电平。
是低电平，T导通，C放电，放电回路为C—R2—T—地，按指数规律下降，当下降到时（TH、端电平小于），输出翻转为高电平，放电管T截止，电容再次充电，如此周而复始，产生振荡，经分析可得输出高电平时间、输出低电平时间与振荡周期输出方波的占空比为
如果R1>>R2，uc近似为锯齿波。
（三）、单稳态触发器：
555定时器构成单稳态触发器，用于定时延时整形及一些定时开关中。
555定时器组成的单稳态触发器可用于定时延时整形及一些定时开关中。
电源刚接通时，VCC通过电阻R给电容C充电，当电容上的电压上升到VREF1时，555定时器内部的比较器C1输出高电平，由于此时无触发脉冲，比较器C2输出低电平，即RS=10，基本RS触发器被复位，v0输出低电平，同时放电管T28导通，将电容C上的电荷迅速放掉，使得比较器C1输出低电平，此时RS=00，基本RS触发器处于保持状态，输出不再发发生变化，电路进入稳定状态。
若在单稳态触发器输入端v1施加触发脉冲，当触发脉冲的下降沿到来时，由于2脚电位低于VREF2，比较器C2输出高电平，此时RS=01，基本RS触发器被置位，Q输出低电平，电路开始进入暂稳态，输出v0高电平，放电管T28截止。
VCC通过电阻R开始给电容C充电，电容上的电压vC按指数规律上升，当vC上升到VREF1时，比较器C1输出高电平，由于此时外部触发脉冲已经撤销，比较器C2输出低电平，即RS=10，基本RS触发器被复位，暂稳态过程结束，电路又自动返回到初始稳态，v0变为低电平，放电管T28导通。
这种电路产生的脉冲宽度可以从几个微秒到数分钟，精度可达1℅。
控制电压输入端（5脚）通过0.01μF电容接地，以防止脉冲干扰。
总结
555应用电路采用这3种方式中的1种或多种组合起来可以组成各种实用的电子路，如定时器、分频器、脉冲信号发生器、元件参数和电路检测电路玩具游戏机电路、音响告警电路电源交换电路、频率变换电路、自动控制电路等。
十进制可逆计数器74LS192引脚图管脚及功能表
2011年05月19日11:
22本站整理作者：
本站用户评论（0）
关键字：
十进制可逆计数器74LS192引脚图管脚及功能表
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
图5-474LS192的引脚排列及逻辑符号
（a）引脚排列（b）逻辑符号
图中：
为置数端，
为加计数端，
为减计数端，
为非同步进位输出端，
为非同步借位输出端，P0、P1、P2、P3为计数器输入端，
为清除端，Q0、Q1、Q2、Q3为数据输出端。
其功能表如下：
74ls00是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
Vcc4B4A4Y3B3A3Y
┌┴—┴—┴—┴—┴—┴—┴┐
__│141312111098│
Y=AB）│2输入四正与非门74LS00
│1234567│
└┬—┬—┬—┬—┬—┬—┬┘
1A1B1Y2A2B2YGND
<74LS00引脚图>
74LS00真值表：
A＝1B=1Y=0
A＝0B=1Y=1
A＝1B=0Y=1
A＝0B=0Y=1
表5-274LS192的功能表
[图]74LS20管脚图74LS27管脚图
74LS20管脚图74LS27管脚图
（5）74LS20四输入双与非门，管脚图如附图1-31所示。
（6）74LS27三输入三或非门，管脚图如附图1-32所示。
74ls373引脚图,内部结构,参数,应用电路（74ls373中文资料）
74ls373功能简介:
74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片.本文将介绍74ls373的工作原理,引脚图（管脚图）,内结构图、主要参数及在单片机系统中的典型应用电路.
74ls373工作原理简述:
74ls373内部逻辑结构图
74LS373的真值表（功能表），表中：
L——低电平；
H——高电平；
X——不定态；
Q0——建立稳态前Q的电平；
G——输入端，与8031ALE连高电平：
畅通无阻低电平：
关门锁存。
图中OE——使能端，接地。
当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；
当G为下降沿时，将输入数据锁存。
E
G
功 能
0
0
直通Qi=Di
0
1
保持（Qi保持不变）
1
X
输出高阻
74ls373引脚（管脚）排列图:
74ls373电气特性
74ls373推荐工作条件
74ls373在单片机系统中的应用电路图:
当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端C为高电平时，输出Q0~Q7状态与输入端D1~D7状态相同；当C发生负的跳变时，输入端D0~D7数据锁入Q0~Q7。
51单片机的ALE信号可以直接与74LS373的C连接。
在MCS-51单片机系统中，常采用74LS373作为地址锁存器使用，其连接方法如上图所示。
其中输入端1D~8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。
输出允许端OE接地，表示输出三态门一直打开。
1D~8D为8个输入端。
1Q~8Q为8个输出端。
G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。
OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。
（1）.1脚是输出使能（OE）,是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚（锁存控制端,G）如何,输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部呈现高阻状态（或者叫浮空状态）;
（2）.当1脚是低电平时,只要11脚（锁存控制端,G）上出现一个下降沿,输出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）立即呈现输入脚3、4、7、8、13、14、17、18的状态.
锁存端LE由高变低时，输出端8位信息被锁存，直到LE端再次有效。
当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
参考文献
[1]刘宝玲.电子电路基础.高等教育出版
[2]邹逢兴数字电子技术基础2003
[3]张龙兴电子技术基础2001
[4]555定时器在控制电路中的应用-长沙电力学院学报（自然科学版）2003,18
（2）
[5]基于Mulitsim7的555定时器的应用-高等函授学报（自然科学版）2008
（2）
[6]"555"定时器的典型应用探讨-榆林学院学报2007,17
（2）
[7]基于555定时器的应用电路设计与仿真-中国电子商务2010
（1）
[8]555定时器的功能模型及其应用-玉林师范学院学报（自然科学）2006,27（5）
[9]555定时器的自动化设计及其应用-现代电子技术2007,30（18）
10
升级会员 