091030401xxxxx课程设计报告模板.docx

091030401xxxxx课程设计报告模板.docx

《091030401xxxxx课程设计报告模板.docx》由会员分享，可在线阅读，更多相关《091030401xxxxx课程设计报告模板.docx（11页珍藏版）》请在冰豆网上搜索。

091030401xxxxx课程设计报告模板

信息与计算机学院

课程设计

课程设计报告

（2011/2012第1学期）

设计题目　　

指导教师　路勇

学生班级　　电子信息工程091

学生姓名　　xxx　　

学生学号　091030401xx

考　核　成　绩　　　　

上海商学院

2011年11月

内容摘要

定时电路是数字系统中的基本单元电路，它主要由计数器和振荡器组成。

在实际工作中，定时器的应用场合很多，例如，篮球比赛规则中，队员持球时间不能超过30秒，就是定时电路的一种具体应用。

关键词：

目录

第一章引言1

1.1课程设计意义1

1.2研究状况概述1

第二章课程设计分析2

2.1设计目的：

2

2.2设计思路：

2

第三章系统方案论证过程3

3.130秒定时器总体方框图3

第四章模块电路设计4

4.1秒脉冲电路4

4.2减计数电路5

4.3译码和数码显示电路6

4.4时序控制电路6

4.5整机框图7

第五章主要元器件与设备8

5.1元器件清单8

第六章系统调试与结果分析9

6.1系统调试9

6.2结果分析9

第七章总结10

参考文献10

致谢10

附页：

11

第一章引言

1.1课程设计意义

1.2研究状况概述

1．组装调试秒脉冲产生电路。

注意：

555是模数混合的集成电路，为防止它对数字电路产生的干扰，布线时，555的电源、地线应与数字电路的电源、地线分开走线。

2．组装、调试30秒递减计数器与译码显示电路。

输入lHz的脉冲信号，观察递减计数的过程。

3．设计组装能满足系统要求的时序控制电路。

4．完成30秒定时电路的整体联调，检查电路是否能满足系统的设计要求。

第二章课程设计分析

2.1设计目的：

1．设计一个30秒计时电路，并具有时间显示的功能。

2．设置外部操作开关，控制计时器的直接清零、启动和暂停／连续计时。

3．要求计时电路递减计时，每隔1秒钟，计时器减1。

4．当计时器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光电报警信号。

2.2设计思路：

1．原理框图

30秒定时器的总体参考方案框图如图所示。

它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个部分组成。

其中计数器和控制电路是系统的主要部分。

计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停／连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。

秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太

高，电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。

译码显示电路用74LS48和共阴极七段LED显示器组成。

报警电路在实验中可用发光二极管代替。

第三章系统方案论证过程

3.130秒定时器总体方框图

图3-1

第四章模块电路设计

4.1秒脉冲电路

4.2减计数电路

（1）8421BCD码递减计数器

计数器选用中规模集成电路74LS192进行设计较为简便，74LSl92是十进制可编程同步加/减计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加/减计数功能。

74LS192中的CPU、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。

是异步并行置数控制端（低电平有效），

、

分别是进位、借位输出端（低电平有效），CR是异步清除端，D3～D0是并行数据输入端，Q3～Q0是输出端。

74LSl92的功能表附录。

74LSl92的工作原理是：

当

=1，CR=0时，若时钟脉冲加入到CPU端，且CPD=1，则计数器在预置数的基础上完成加计数功能，当加计数到9时，

端发出进位下跳变脉冲；若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减

CPU

CPD

CR

操作

×

↑

1

×

×

1

↑

×

0

1

1

×

0

0

0

1

置数

加计数

减计数

清零

计数到0时，

端发出借位下跳变脉冲。

由74LSl92构成的三十进制递减计数器如图8.33.3所示，其预置数为N=（00110000）842lBCD=（30）10。

它的计数原理是：

只有当低位

端发出借位脉冲时，高位计数器才作减计数。

当高、低位计数器处于全零，且CPD为0时，置数端

=0，计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。

图4-2：

30进制减计数器

4.3译码和数码显示电路

图4-3

图4-4

4.4时序控制电路

（2）辅助时序控制电路

为了保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。

从系统的设计要求可知，控制电路要完成以下四项功能：

①操作“直接清零”开关时，要求计数器清零。

②闭合“启动”开关时，计数器应完成置数功能，显示器显示30秒字样；断开“启动”开关时，计数器开始进行递减计数。

③当“暂停／连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP，计数器暂停计数，显示器上保持原来的数不变，当“暂停／连续”开关处于“连续”位置时，计数器继续累计计数。

另外，外部操作开关都应采取去抖动措施，以防止机械抖动造成电路工作不稳定。

下图是辅助时序控制电路图。

图（a）是置数控制电路，

接74LSl92的预置数控制端，当开关S1合上时，

=0，74LSl92进行置数；当S1断开时，

=1，74LS192处于计数工作状态，从而实现功能②的要求。

图（b）是时钟脉冲信号CP的控制电路，控制CP的放行与禁止。

当定时时间未到时，74LSl92的借位输出信号

=1，则CP信号受“暂停/连续”开关S2的控制，当S2处于“暂停”位置时，门G3输出0，门G2关闭，封锁CP信号，计数器暂停计数；当S2处于“连续”位置时，门G3输出1，门G2打开，放行CP信号，计数器在CP作用下，继续累计计数。

当定时时间到时，

=0，门G2关闭，封锁CP信号，计数器保持零状态不变。

从而实现了功能③、④的要求。

注意，

是脉冲信号，只有在CPD保持为低电平时，

输出的低电平才能保持不变。

至于功能①的要求，可通过控制74LSl92的异步清零端CR实现（图中未画出）。

图4-1：

4.5整机框图

图4-5整体原理图

第五章主要元器件与设备

5.1元器件清单

元器件名称：

数量：

集成电路74LS192

2片

74LS48

2片

74LS00

1片

NE555

1片

电阻10KΩ

4只

电阻15kΩ

1只

电阻68kΩ

1只

电阻1KΩ

1只

电容10μF

1只

电容0.1μF

1只

发光二极管

1只

共阴极七段LED显示器

2只

第六章系统调试与结果分析

6.1系统调试

要点：

电路装配完成，输入直流５ｖ电压。

然后将“清零／工作”开关处于“工作”位置时，把“暂停／连续”开关则停止倒计时，此电路能够正常工作。

第七章总结

经过短短一周的专业认识实训，我深深体会到了自己在专业知识方面的欠缺和不足；也意识到了自己做为电子专业的学生，要想在以后的职业中崭露头角，除了要有过硬的理论知识，健康的体魄外，还必须具备良好的心理素质，使自己在以后的途中无论经历什么样的困难，都立于不败之地。

在本周中，系部让我们制作比较复杂的电路—篮球倒计时30秒，让我们从中受益匪浅。

这比仅仅是制作成功就可以，而且要布线要整齐好看。

对这次实训，颇有体会，这次实训近一步加深了我们对自己专业的认识。

从而确定自己以后的努力方向。

要想在短暂的实训时间内，尽可能多的学到东西，就需要我们跟老师或同学进行很好的沟通，加深彼此的了解。

因为实训指导老师并不了解我们的学习能力和自己对专业所报的态度。

这就需要我们跟老师沟通，让老师对我们有大体的了解，才可以对我们进行一些相关的指导工作。

参考文献

致谢

附页：

逻辑电路图

实验结果面包板演示图