采用EDA技术的波形发生器的设计.docx

采用EDA技术的波形发生器的设计.docx

《采用EDA技术的波形发生器的设计.docx》由会员分享，可在线阅读，更多相关《采用EDA技术的波形发生器的设计.docx（39页珍藏版）》请在冰豆网上搜索。

采用EDA技术的波形发生器的设计

学号：

08446308

常州大学

毕业设计（论文）

（2012届）

题目采用EDA技术的波形发生器设计

学生

学院专业班级

校内指导教师专业技术职务

校外指导老师专业技术职务

二○一二年六月

采用EDA技术的波形发生器设计

摘要：

本课题设计了一种采用VHDL硬件描述语言描述并用FPGA实现的正弦波发生器。

本课题的研究结合了FPGA控制、LCD字符显示、DAC芯片驱动等相关知识，运用VHDL语言描述了一个具有幅度可控、频率可调和失真较小的正弦波发生器。

设计平台为Altera公司的QuartusII8.0软件，采用Altera公司的Cyclone系列FPGA实现。

本设计中的DAC模块采用TLC5620集成芯片来实现，以此来简化设计，并达到本课题的精度要求。

本文详细介绍了正弦波发生器的设计过程，包括系统软件方案设计、系统硬件方案设计、芯片选型、编译仿真平台选择、功能模块划分、时钟分频模块设计、主控模块设计、按键去抖模块设计、TLC5620驱动模块设计和LCD显示模块等部分的设计与实现，对深入研究EDA技术和波形发生器具有重大的意义。

关键词：

EDA；FPGA；VHDL；正弦波发生器

WaveformGeneratorDesignUsingEDATechnology

Abstract：

ThispaperdesignsasinewavegeneratorusingFPGAandVHDLlanguage.TheresearchofthispaperisacombinationoftheFPGAcontroller,theLCDdisplay,theDACchipdriversandotherrelatedknowledge.WeusetheVHDLlanguagetodescribecontrollableamplitude,frequencyadjustablesinewavegenerator.ThedesignplatformisAlteraQuartusII8.0softwareandAltera'sCycloneseriesFPGAchip.Inordertosimplifythedesignandachievetheaccuracyrequirementsofthissubject,thedesignoftheDACmoduleusestheTLC5620chip.

Thispaperdescribesthedesignprocessofthesinewavegenerator,includingsystemsoftwaredesign,systemhardwaredesign,chipselection,thechoiceofthecompileandsimulationplatform,theclockfrequencymoduledesign,themaincontrolmoduledesign,keydebouncemoduledesign,theTLC5620drivemoduledesignandtheLCDdisplaymoduledesign.ThedesignandrealizationgivemeagoodchancetounderstandtheEDAtechnologiesandwaveformgenerator.

Keywords：

EDA;FPGA;VHDL;SineWaveGenerator

1引言1

1.1研究背景1

1.2波形发生器的现状1

1.3本文结构及内容安排2

2EDA开发技术概述3

2.1EDA技术的含义3

2.2EDA的工程设计流程3

2.3QuartusII8.0简介4

3方案设计与比较5

3.1系统功能要求5

3.2系统框图5

3.3软件方案分析与比较5

3.3.1波形函数方案5

3.3.2波形ROM方案6

3.3.3方案比较6

3.4硬件方案设计6

3.4.1设计平台与仿真工具选择6

3.4.2芯片选择方案7

4FPGA的介绍9

4.1FPGA的简介9

4.1.1背景9

4.1.2FPGA与单片机的区别10

4.1.3电路设计中FPGA的应用11

4.1.4产品设计11

4.1.5系统级应用11

5系统设计12

5.1系统组成及工作原理12

6FPGA实现与仿真13

6.1顶层模块图13

6.2模块详细设计13

6.2.1主控模块13

6.2.2时钟分频模块15

6.2.3按键去抖模块16

6.2.4波形存储模块17

6.2.5TLC5620驱动模块18

6.2.6LCD显示模块19

6.3FPGA的实现功能19

7结论21

参考文献22

致谢23

附录24

引言

研究背景

随着现代化集成电路和计算机技术的不断飞跃发展，使得电子产品的设计在市场上的应用更为广泛，而且其实现方法的选择也变得越来越多。

基于电路板的设计方法是传统电子产品通用的一中设计方案，这种方法是需要采用较多的固定功能器件，再通过这几器件的设计配合，从而实现模拟电子产品的功能，这些工作的重点就在于如何选择这些器件及怎样设计电路板。

由于可编程逻辑器件的出现和计算机性价比的提高，这影响了传统的数字电子系统的设计方法，对其进行了解放性的革命。

现在要实现电子系统的功能是通过设计师自己设计的芯片来完成的，之后将传统的固件选用及电路板设计工作放在芯片设计中进行，这种方法是现代电子系统的设计方法。

上个世纪九十年代以来，由于复杂化、数字化和大规模集成化的电子产品设计系统的日趋成熟，使得各种电子系统的设计软件也应运而生。

在这些专业化软件中，EDA（ElectronicDesignAutomation）具有一定的代表性，EDA技术是一种基于芯片的现代电子系统设计方法。

它的优势主要集中在能用HDL语言进行输入、进行PLD（可编程器件）的设计与仿真等系统设计自动化上；上个世纪九十年代，可编程器件又出现了模拟可编程器件，由于受技术、可操作性及性价比的影响，今后EDA技术会向模拟可编程器件的设计与仿真方向发展，并占据市场的一定份额。

EDA技术主要包括大规模可编程逻辑器件、硬件描述语言、开发软件工具及实验开发系统4个方面。

其中，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体硬件，描述语言是利用EDA技术进行电子系统设计的主要表达手段，开发软件工具是利用EDA技术进行电子系统设计的智能化与自动化设计工具，实验开发系统则是提供芯片下载电路及EDA实验、开发的外围资源。

数字化是电子设计的必由之路，这已成为共识。

在数字化的道路上，我国的电子技术经历了一系列重大的变革。

从应用小规模集成电路构成电路系统，到广泛地应用微控制器或单片机（MCU），在电子系统设计上发生了具有里程碑意义的飞跃。

电子产品正在以前所未有的速度进行着革新，主要表现在大规模可编程逻辑器件的广泛应用。

在可编程芯片CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）上实现电子系统的设计，必将成为今后电子系统设计的一个发展方向。

所以电子设计技术发展到今天，又将面临另一次更大意义的突破，即CPLD/FPGA在EDA（电子设计自动化）基础上的广泛应用。

本设计将采用基于VHDL的EDA设计来实现波形发生器的各种功能【1】。

波形发生器的现状

任意波形发生器是在1975年开发成功的，从此，信号发生器产品增加了一个新品种。

在任意波形发生器作为测量用信号激励源进入市场之前，为了产生非正弦波信号，已使用函数发生器提供三角波、斜波、方波和余弦波等几种特殊波形。

声音和振动分析需要复杂调制的信号源，以便仿真真实的信号，只有借助任意波形发生器，例如医疗仪器测试往往需要心电波形，任意波形发生器很容易产生各种非标准的振动信号。

早期的任意波形发生器主要着重音频频段，现在的任意波形发生器已扩展到射频频段，它与数字示波器（DSO）密切配合，只要数字示波器捕获的信号，任意波形发生器就能复制出同样的波形。

在电路构成上，数字示波器是模拟/数字转换，任意波形发生器是数字/模拟的逆转换，目前任意波形发生器的带宽达到2GHz，足够仿真许多移动通信、卫星电视的复杂信号。

生产数字示波器的仪器公司一般都供应任意波形发生器，如安捷伦、力科、泰克公司，也有只生产任意波形发生器的公司，如雷科、斯坦福公司。

仪器有台式、PC机虚拟、VXI总线、PXI总线等多种方式，大部分产品只有1路输出，有的高达16路输出。

仪器采样率从最低的100KS/s到4GS/s，相当实时带宽50kHz到最高的2GHz。

产生任意波形的方法主要有两种：

即存储器和直接数字合成（DDS），前者电路比较简单，分两种形式：

相位累加器式与计数器式，但需要较深的存储容量。

任意波形发生器的波形定义主要有面板设定、方程式设定、波形下载、软件设定、数字示波器下载、内置编辑器等多种【5】。

本文结构及内容安排

本文余下几章的结构及内容安排如下：

第二章首先简单介绍EDA开发技术，包括EDA技术的含义，典型的EDA工程设计流程，以及对QuartusII软件的简单介绍。

第三章讨论正弦波发生器的方案。

针对课题要求，提出两种可行方案，分别进行简单讨论，然后对两种方案进行比较，最终选择基于波形存储的方案。

然后，简单介绍本课题使用的硬件，完成芯片选型和设计平台的选择。

第四章着重介绍了FPGA，简单介绍了FPGA的结构，介绍了FPGA与单片机的区别，详细阐述了FPGA在电路设计中的应用和一些产品设计及其应用。

第五章详细描述了上述方案的FPGA实现。

首先给出顶层模块图，然后详细介绍每个模块的功能和代码，以及相应的仿真波形图，最后对仿真结果进行分析。

第六章对本文作出总结，并构思下一步的研究内容。

EDA开发技术概述

EDA技术的含义

EDA是电子设计自动化（ElectronicDesignAutomation）的缩写。

它是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。

[2]EDA技术可以实现逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化，逻辑布局布线、逻辑仿真。

完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片。

EDA的工程设计流程

电子设计的全过程分为物理级、电路级和系统级三个设计层次，涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的电子系统。

EDA技术采用系统级的设计方法，其设计流程如图2.1所示。

图2.1EDA的工程设计流程图

①源程序的编辑：

利用文本编辑器或图形编辑器，将设计用文本方式或图形方式表达出来。

常用的源程序输入方式有原理图输入、HDL文本输入和状态图输入。

②逻辑综合和优化：

逻辑综合的功能是将软件描述与给定硬件结构联系起来，也就是HDL、原理图或状态图的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。

③目标器件的布线/适配：

适配器的功能是将逻辑综合后产生的网表文件配置到指定的目标器件中，并产生最终的下载文件。

④目标器件的编程/下载：

如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，也就是说满足原设计的要求，这时就可以通过编程器或下载电缆将布线/适配器产生的配置/下载文件载入目标芯片FPGA或CPLD中[1]。

QuartusII8.0简介

MaxplusII作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。

目前Altera已经停止了对MaxplusII的更新支持。

QuartusII是Altera公司继MaxplusII之后开发的一种针对其公司生产的系列CPLD/PGFA器件的综合性开发软件，它的版本不断升级，从4.0版到10.0版，这里介绍的是QuartusII8.0版，该软件有如下几个显著的特点：

1、QuartusII的优点

该软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑设计环境，是先进的EDA工具软件。

该软件具有开放性、与结构无关、多平台、完全集成化、丰富的设计库、模块化工具等特点，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。

具有运行速度快，界面统一，功能集中，易学易用等特点。

2、QuartusII对器件的支持

QuartusII支持Altera公司的MAX3000A系列、MAX7000系列、MAX9000系列、ACEX1K系列、APEX20K系列、APEXII系列、FLEX6000系列、FLEX10K系列，支持MAX7000/MAX3000等乘积项器件。

支持MAXIICPLD系列、Cyclone系列、CycloneII、StratixII系列、StratixGX系列等。

支持IP核，包含了LPM/MegaFunction宏功能模块库，用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。

此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。

3、QuartusII对第三方EDA工具的支持

对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放EDA工具。

Altera的QuartusII可编程逻辑软件属于第四代PLD开发平台。

该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。

Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。

改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力[3]。

方案设计与比较

系统功能要求

本设计要求利用实验仪器现有的资源，通过Altera的FPGA器件、D/A芯片、按键输入模块等设计一个全数字化的波形发生器。

通过对输入端的控制，可输出正弦波形，并可通过按键对输出波形的频率和幅度进行简单的控制，设计频率变化范围为1Hz-100KHz，幅度变化范围为100mV-5V。

由于时钟输入和D/A芯片的性能限制，只选择若干个典型的频率和幅度进行输出，达到演示效果。

系统框图

本方案的系统框图如图3.1所示，主要包括。

图3.1系统框图

软件方案分析与比较

波形发生器有多种可选的实现方案，一种是根据波形函数通过VHDL写出每一种波形的描述代码，再把产生的数据通过外部的D/A转换成相应的模拟波形；另一种是用其他的工具产生各种波形的16进制代码，通过VHDL描述一个ROM和相应的控制器，再在时钟信号作用下，把数据输出到外部D/A转换成相应的模拟波形。

下面分别对两种方案进行介绍。

1.1.1波形函数方案

对于采用第一种方案实现，其外部电路主要有：

波形选择开关（拨码开关）、D/A转换器（TLC5620）、时钟信号源。

1．波形发生器的组成电路主要有：

信号输入电路，A/D采样电路，时钟电路，FPGA芯片。

除FPGA芯片需自行设计外，其他电路在开发板上面实现，只需对它们进行合理控制即可。

2．考虑D/A采样方法。

在设计波形发生器时，对于D/A采用何种方法对信号进行采样也是很关键的，采样方法主要有实时采样和等效采样两种。

一般来说，对于使用哪种取样类型取决于测试信号的形式：

如果是重复信号波形，采用实时取样和等效取样都行，但使用等效取样方法更为经济。

对观察非周期信号和瞬态信号，实时取样方法能更好的处理和分析。

3．FPGA设计。

FPGA设计是关键，它是整个波形发生器的控制中心和数据处理中心，负责完成D/A的控制。

在FPGA芯片中，至少需要设计的模块有：

D/A控制器，时序产生器，同步器等。

D/A控制器：

生成采样时钟及D/A采样芯片的控制信号，并读取D/A采样结果。

时序产生器：

产生各单元所需的各种时钟信号。

同步器：

产生各种所需的同步信号，用来实现对相应数据的同步传送。

1.1.2波形ROM方案

首先在FPGA中设计预先定制好的波形发生ROM表，然后键盘控制FPGA读取ROM表中写好的数据，送至D/A转换芯片，再经过低通滤波器将信号输出的波形进行进一步调整，滤波后由示波器观察输出波形。

同时，由键盘输入控制，转换读取数据的ROM表格，来转换输出波形的种类；改变FPGA读取ROM表的读数间隔来改变输出信号的频率，以实现调频。

幅度值：

首先对被测信号调整，将被测信号放大，满足A/D的采集范围，然后送至A/D，将信号变为8为的数字信号，经过FPGA将数据变为人们可以视觉上认识的字符在LCD上显示出来。

频率值：

将被测信号经过放大器放大到可以被比较器识别的幅度值，经过比较器过零比较，产生同频率的方波信号，可以被FPGA直接识别，进行计数，经过FPGA内部数据处理，计算出被测信号的频率值，再由液晶显示。

1.1.3方案比较

经过上述分析，可以发现两种方案都可以满足本设计的要求。

但是基于ROM的方案有其独特的优势，即可以产生任意波形。

例如，本设计中要求产生正弦波，所以在ROM中存储正弦波的波形数据，但是如果需要产生其他波形时，只需要向ROM中存入不同的波形数据即可，而不需要改变程序。

所以，ROM方案可以用于产生任意波形，所以本设计选择ROM方案产生正弦波。

硬件方案设计

1.1.4设计平台与仿真工具选择

QuartusII是一种强有力的提供了EDA工具，是美国Altera公司推出的，它完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：

可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方SOPC软件使用的VHDL网表文件和Verilog网表文件。

测试采用了QuartusII的内嵌式逻辑分析仪

内嵌式逻辑分析仪三项主要优点：

1.它们的使用不增加引脚。

可通过FPGA上已有的专门JTAG引脚访问，即使没有其它可用引脚，这种调试方法也能得到内部可视能力。

2.简单的探测。

探测包括把结点路由到内部逻辑分析仪的输入，不需要担心为得到有效信息，应如何连接到电路板上，也不存在信号完整性问题。

3.内核是便宜的。

FPGA厂商把他们的业务模型建立于用芯片所获取价值的基础上，所以所用的调试IP通常能以低于$1，000美元的价格获得。

1.1.5芯片选择方案

（1）FPGA器件的选择

由于Altera大学计划较为普及，设计并平台搭建方便，故采用AlteraFPGA。

Altera的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII；还有一种侧重于高性能应用，容量大，性能满足各类高端应用，如Startix，StratixII等，用户可以根据自己实际应用要求进行选择。

在性能可以满足的情况下，优先选择低成本器件。

Cyclone（飓风）：

Altera中等规模FPGA，2003年推出，0.13um工艺，1.5v内核供电，与Stratix结构类似，是一种低成本FPGA系列，是目前主流产品，其配置芯片也改用全新的产品。

CycloneII：

2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元

Cyclone即可以满足本次课题的设计需求，所以本课题选用Cyclone。

（2）D/A芯片选型

根据资料，TLC5620，DAC0832都是逐次逼近型D/A转换器，性能指标接近。

DAC0832是8分辨率的D/A转换集成芯片。

电流稳定时间1us；只需在满量程下调整其线性度；单一电源供电（+5V～+15V）；低功耗，200mW。

TLC5620的正常工作温度是0-70℃，Vcc的范围是4.5V至8V，提供5V的电压使其正常工作，转换时间为1~2微秒，模拟信号电压输入范围是-0.1至Vcc+0.1V，Vef+的范围是Vef-到Vcc，Vef+的范围是GND到Vef+。

系统采用8位D/A，精确度可达到0.01。

读写模式的tw的范围是0.5至50μs，即频率范围是2×104至2×106，能够采集前级的输出信号。

TLC5620状态机时序与DAC0832相比较为简单，转换速度相对于其他数据转换器较快。

由于本设计采用FPGA为处理器，工作频率尽量高的原则，以保证能够测量尽量高频率的信号，本设计采用TLC5620。

FPGA的介绍

FPGA的简介

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

图4.1为FPGA内部结构框图：

图4.1FPGA内部结构框图

1.1.6背景

目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简

单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。

这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。

在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

　　系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。

一个出厂后的成品FPGA的逻辑块和连