数字逻辑DigitalLogic综述.docx
《数字逻辑DigitalLogic综述.docx》由会员分享，可在线阅读，更多相关《数字逻辑DigitalLogic综述.docx（12页珍藏版）》请在冰豆网上搜索。
数字逻辑DigitalLogic综述
数字逻辑DigitalLogic
最小项Minterm
卡诺图KarnaughMap
逻辑门LogicGate
数字量和模拟量Digital&Analog
集成电路（IC，IntegratedCircuit）
SSI（12以下个门）Small-ScaleIntegratedCircuit
MSI（12~99个门）Medium-ScaleIntegratedCircuit
LSI（100~9999个门）Large-ScaleIntegratedCircuit
VLSI（>104个以上门）Very-large-ScaleIntegratedCircuit
ULSI（>105个以上门）Ultra-Large-ScaleIntegratedCircuit
组合逻辑电路CombinatorialLogicCircuits
数据选择器Multiplexer
进位链Carry-generationlogic
并行加法器ParallelAdder
串行进位SerialCarry
超前进位Carry-lookahead
奇偶校验码ParityCheckCode
奇数Odd
偶数Even
数制NumberSystem
基数Radix
权Weight
二进制数的运算BinaryArithmetic
编码Code
码制CodeSystem
BCD码BinaryCodedDecimal
有权码WeightedCode
余三码Excess-3Code
格雷码GrayCode
奇偶校验码ParityCheckCode
逻辑代数/布尔代数BooleanAlgebra
真值表Truthtable
与门ANDGate
或门ORGate
非门NOTGate
非门/反相器Inverter
与非NAND
或非NOR
与或非AND-OR-Invert
复合逻辑电路Compoundlogicgates
异或Exclusive-or
编码器Encoder
优先编码器PriorityEncoder
译码器Decoder
发光二极管LEDLightEmittingDiode
液晶显示器LCDLiquidCrystalDisplay
触发器和寄存器Flip-flopsandRegisters
锁存器Latch
脉冲触发的触发器pulse-triggered
主从JK触发器Master–slaveJKflip-flop
协作/合作Collaborate
不敏感的Insensitive
毛刺Spike
变迁Transition
异步的Asynchronous
边沿触发的触发器Edge-triggeredflip-flop
寄存器Register
移位寄存器shiftregister
翻转Toggle
综合synthesize
导致Derive
根据intermsof
D触发器Dflip-flops
JK触发器JKflip-flops
4位串行移位寄存器4-bitserial-in,serial-out（SISO）shiftregister
时序逻辑电路SequentiallogicCircuits
计数器Counter
按时钟分，同步计数器synchronousCounter
异步计数器asynchronousCounter
按计数过程中数字增减分，加法计数器UpCounter
减法计数器DownCounter
和可逆计数器Up/DownCounter
（按计数器中的数字编码分，二进制、二-十进制和循环码…，六十进制）
计数器的模：
Module
同步二进制计数器SynchronousBinaryCounter
半导体存储器和可编程逻辑器件MemoryandProgrammablelogicdevice
只读存储器（ROM，Read-Only-Memory）
随机读/写存储器（RAM，Random-Access-Memory）
双极型（BipolarTransistor）
MOS型（Metal-Oxide-Semiconductor）
半导体存储器芯片MemoryChip
行地址RowAddress
列地址ColumnAddress
片选ChipSelect
只读存储器ROM
Toconvertfromdecimaltobinary,theintegerandfractionalpartsarehandledseparately.
十进制转换成二进制数，整数部分与小数部分要分开处理
Aparitybitisanerrordetectionmechanismthatcanonlydetectanoddnumberoferrors.
一个奇偶校验法是一个错误检测机制,只能检测到一个奇数数量的错误
Manyapplicationsofdigitalcomputersrequirethehandlingofdatathatconsistsnotonlyofnumbers,butalsoofthelettersofthealphabetandcertainspecialcharacters,suchas$,+,and=.许多应用程序的数字计算机需要处理的数据,不仅仅包括数字,也包括字母和某些特殊字符,例如$,+,=。
ThestandardalphanumericbinarycodeistheASCII（AmericanStandardCodeforInformationInterchange）,whichusessevenbitstocode128characters.
标准的字母数字的二进制代码是ASCII（美国信息交换标准代码）,它使用7位编码128个字符。
TheASCIIcodeconsistsof128characters.Ninety-fivecharactersrepresentgraphicsymbolsthatincludeupper-andlowercaseletters,numeralszerotonine,punctuationmarks,andspecialsymbols.
ASCII代码包含128个字符。
九十五个字符代表的图形符号,包括大写和小写字母,数字0到9,标点符号和特殊符号。
Booleanalgebraisthealgebraoftwovalues.Theseareusuallytakentobe0and1,asweshalldohere,althoughFandT,falseandtrue,etc.arealsoincommonuse.
布尔代数是代数的两个值。
在这里通常都是采取的是0和1,,尽管F和T、虚假和真实等也常用。
Exclusive-oristheoperationofadditionmod2.Theexclusive-orofanyvaluewithitselfvanishes,x⊕x=0,sincetheargumentshaveanevennumberofwhatevervaluexhas.
异或是模2加法的扩展，任何数异或自身都为零。
Atruthtableisamathematicaltableusedinlogictocomputethefunctionalvaluesoflogicalexpressionsoneachoftheirfunctionalarguments.
一个真值表是一个数学表，用于计算逻辑表达式在各自的功能参数下的逻辑函数值。
TheKarnaughmap（K-mapforshort）isamethodtosimplifyBooleanalgebraexpressions.
卡诺图化简是一个简化布尔代数表达式的方法。
InaKarnaughmapthebooleanvariablesaretransferred（generallyfromatruthtable）andorderedaccordingtotheprinciplesofGraycodeinwhichonlyonevariablechangesinbetweensquares.
在卡诺图中函数值根据真值表和格雷码排在相邻方格只差一位的格子里
AftertheKarnaughmaphasbeenconstructedthenexttaskistofindtheminimaltermstouseinthefinalexpression.
画完卡诺图的下一个任务是找出最简表达式
Thegroupsmustberectangularandmusthaveanareathatisapoweroftwo（i.e.1,2,4,8…）.Therectanglesshouldbeaslargeaspossiblewithoutcontainingany0s.Notethatgroupsmayoverlap.
这个区域必须是矩形的,必须有一个区域面积是2的幂,（即1、2、4、8…）。
这个矩形应该尽可能大而不含有0。
注意,区域间可重叠。
Adigitalcircuitisoftenconstructedfromsmallelectroniccircuitscalledlogicgatesthatcanbeusedtocreatecombinationallogic.Eachlogicgaterepresentsafunctionofbooleanlogic.Alogicgateisanarrangementofelectricallycontrolledswitches,betterknownastransistors.
一个数字电路通常由称为逻辑门的小型电子电路组成。
可被用来创建组合逻辑电路。
每个逻辑门是一个函数的布尔逻辑。
一个逻辑门是一个安排的电控开关,确切的说应为晶体管。
Adecoderisadevicewhichdoesthereverseofanencoder,undoingtheencodingsothattheoriginalinformationcanberetrieved.Thesamemethodusedtoencodeisusuallyjustreversedinordertodecode.
一个译码器是一个反向的编码器,保留原始信息编码,以便可以检索。
Abinarycodeofnbitsiscapableofrepresentingupto
distinctelementsofthecodedinformation.An-to-m-linedecoderisacombinatorialcircuitthatconvertsbinaryinformationfromthencodedinputstoamaximumof
uniqueoutputs.
一个二进制代码的n位能够代表
个不同元素的编码信息。
一个n多线译码器是一个组合电路,转换成二进制信息从n编码输入最大
独特的输出
Amultiplexer（MUX）isadevicethatallowsdigitalinformationfromseveralsourcestoberoutedontoasinglelinefortransmissionoverthatlinetoacommondestination.
选择器让从几个来源来的数字信息被选择到一个单一的线,线传输到一个共同的目的地。
Eachlogicgaterequirespowersothatitcansourceandsinkcurrentstoachievethecorrectoutputvoltage.Inlogiccircuitdiagramsthepowerisnotshown,butinafullelectronicschematic,powerconnectionsarerequired.
每个了逻辑门都需要电来适应输入电压的高低变化，在逻辑电路图中没有显示，但是实际的电路中确实需要的。
Indigitalcircuits,aflip-flopisatermreferringtoanelectroniccircuitthathastwostablestatesandtherebyiscapableofservingasonebitofmemory.
在数字电路中触发器是一个术语,指一种电子电路,有两个稳定状态,一次只有能力担任一个比特的存储。
Flip-flopscanbeeithersimple（transparent）orclocked.
触发器可以是透明的或者是定时的
Simpleflip-flopscanbebuiltaroundapairofcross-coupledinvertingelements:
vacuumtubes,bipolartransistors,fieldeffecttransistors,inverters,andinvertinglogicgateshaveallbeenusedinpracticalcircuits—perhapsaugmentedbysomegatingmechanism（anenable/disableinput）.
简单的触发器可以围绕一对交叉耦合的反相的元素:
真空管,双极晶体管、场效应晶体管、逆变器、反相逻辑门都被应用在实际电路也许扩充一些闸门机制（一个启用/禁用输入）。
ThefundamentallatchisthesimpleSRflip-flop,whereSandRstandforsetandreset,respectively.Itcanbeconstructedfromapairofcross-coupledNANDorNORlogicgate
基本的锁存器是简单的复位触发器,S和R代表分别设置和重置。
它可以由一对交叉耦合与非门或者或非门组成。
Thenameflip-flopwaslaterderivedfromthesoundproducedonaspeakerconnectedtooneoftheback-coupledamplifiersoutputsduringthetriggerprocesswithinthecircuit.
触发器这个名字来源于在电路触发过程中，扬声器连接到放大器输出的反馈的声音。
Aflip-flopisusuallycontrolledbyoneortwocontrolsignalsand/oragateorclocksignal.Theoutputoftenincludesthecomplementaswellasthenormaloutput.Asflip-flopsareimplementedelectronically,theyrequirepowerandgroundconnections.
一个触发器通常是由一个或两个控制信号和/或一个门或时钟信号控制的。
输出通常包括作为原件以及正常输出。
触发器带电,他们需要和地面连接。
Itiscalledmaster–slavebecausethesecondlatchintheseriesonlychangesinresponsetoachangeinthefirst（master）latch.
它被称为主从因为从锁存器变化随第一个（主）锁更改。
Clockedflip-flopsaretypicallyimplementedasmaster–slavedeviceswheretwobasicflip-flops（plussomeadditionallogic）collaboratetomakeitinsensitivetospikesandnoisebetweentheshortclocktransitions;
主从触发器是由两个基本触发器（加上一些额外的逻辑）合作使它对峰值和噪声之间的短时钟转换不敏感;
theyneverthelessalsooftenincludeasynchronousclearorsetinputswhichmaybeusedtochangethecurrentoutputindependentoftheclock.
他们不过也常常包括异步清晰或设置输入可能被用来改变当前输出独立的时钟。
CombinationallogicisusedincomputercircuitstodoBooleanalgebraoninputsignalsandonstoreddata.Practicalcomputercircuitsnormallycontainamixtureofcombinationalandsequentiallogic.Forexample,thepartofanarithmeticlogicunit,orALU,thatdoesmathematicalcalculationsisconstructedusingcombinationallogic.Othercircuitsusedincomputers,suchashalfadders,fulladders,multiplexers,demultiplexers,encodersanddecodersarealsomadebyusingcombinationallogic.
组合逻辑电路中使用计算机做布尔代数在输入信号和存储数据。
实用计算机电路通常包含一个混合的组合和时序逻辑。
例如,一个算术逻辑单元的一部分,或者,做数学计算ALU构造使用组合逻辑。
其他电路用于电脑,如半条,满条,多路复用器,demultiplexers、编码器和解码器也由使用组合逻辑。
Thetermpulse-triggeredmeansthatdataisenteredontherisingedgeoftheclockpulse,buttheoutputdoesnotreflectthechangeuntilthefallingedgeoftheclockpulse.
脉冲触发这个词意味着在脉冲的上升沿数据已输入,但输出并不反映改变，直到时钟脉冲的下降沿才改变。
The"edge-triggeredDflip-flop"doesnothavethemaster–slaveproperties.
“边沿触发D触发器”没有主从属性。
Flip-flopscanbefurtherdividedintotypesthathavefoundcommonapplicabilityinbothasynchronousandclockedsequentialsystems:
触发器可以进一步分为两种常见类型，同步的或异步的。
theSR（"set-reset"）,D（"data"or"delay"）,T（"toggle"）,andJKtypesarethecommonones;allofwhichmaybesynthesizedfrom（most）othertypesbyafewlogicgates.
SR（“设置重置”）、D（“数据”或“延迟”）、T（“翻转”）,和JK类型是常见的触发器,所有的合成电路都由这几个逻辑门组成。
TheQoutputalwaystakesonthestateoftheDinputatthemomentofapositiveedge（ornegativeedgeiftheclockinputisactivelow）.
Q输出总是在上升沿输入的时候输入（如果时钟输入是低电平有效，则为下降沿）。
ItiscalledtheDflip-flopforthisreason,sincetheoutputtakesthevalueoftheDinputorDatainput,andDelaysitbyoneclockcount.
它被称为D触发器出于这个原因,因为他直接输出外部的值输入或数据输入,D触发器被一个时钟计数延迟。
ATflip-flopcanalsobebuiltusingaJKflip-flop（J&KpinsareconnectedtogetherandactasT）orDflip-flop（TinputandQpreviousisconnectedtotheDinputthroughanXORgate）.
一个T触发器的建立也可以使用JK触发器（J和K连接在一起,作为T）或D触发器（T输入和现态输出连接到D通过异或门输入）。
WhenTisheldhigh,thetoggleflip-flopdividestheclockfrequencybytwo;thatis,ifclockfrequencyis8MHz,theoutputfrequencyobtainedfromtheflip-flopwillbe4MHz.This"divideby"
升级会员 