数字电路.docx
《数字电路.docx》由会员分享，可在线阅读，更多相关《数字电路.docx（17页珍藏版）》请在冰豆网上搜索。
数字电路
1逻辑代数中的三种基本运算
与（相乘）或（相加）非异或（（不相同的相加））同或（相同的相加）逻辑符号表达式及真值表P20——P23
2基本公式（AA=A
A+A=A
AA′=0
A+A′=1
（AB）′=A′+B′
（A+B）′=A′B′
P24——25
3反演定理（应用每位因子都来自各项时删除）
4对偶定律P28
5最小项概念P35（在式子中仅出项一次）
对于n变量函数
有2n个最小项
利用公式
可将任何一个函数化为
（填一其余填0）（卡诺图圈越大越好，可重复使用，但必须增加新的，上下，左右相邻的）
61公式化简法（P39）
•反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。
2卡诺图P42（（卡诺图圈越大越好，可重复使用，但必须增加新的，上下，左右相邻的））
•实质：
将逻辑函数的最小项之和的以图形的方式表示出来画的不能是单数m-最小项，d-无关项，原变量取1，反变量取0
二变量卡诺图
三变量的卡诺图（一半的一半
）
•4变量的卡诺图
用卡诺图表示逻辑函数
1.将函数表示为最小项之和的形式。
1.在卡诺图上与这些最小项对应的位置上添入1，其余地方添0。
例：
用卡诺图表示逻辑函数
用卡诺图化简函数
•依据：
具有相邻性的最小项可合并，消去不同因子。
•在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。
•合并最小项的原则：
–两个相邻最小项可合并为一项，消去一对因子
–四个排成矩形的相邻最小项可合并为一项，消去两对因子
–八个相邻最小项可合并为一项，消去三对因子
两个相邻最小项可合并为一项，
消去一对因子
用卡诺图化简函数
•化简步骤：
------用卡诺图表示逻辑函数
------找出可合并的最小项
------化简后的乘积项相加
（项数最少，每项因子最少）
卡诺图化简的原则
•化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。
•乘积项的数目最少，即圈成的矩形最少。
•每个乘积项因子最少，即圈成的矩形最大。
各种表现形式的相互转换
真值表——逻辑式
1.找出真值表中使Y=1的输入变量取值组合。
2.每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。
3.将这些变量相加即得Y。
4.把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表
逻辑式——逻辑图
1.用图形符号代替逻辑式中的逻辑运算符
2逻辑式——逻辑图（单独考虑看产生什么）
1.用图形符号代替逻辑式中的逻辑运算符。
2.从输入到输出逐级写出每个图形符号对应的逻辑运算式。
3波形图到真值表
（根据表达式以及各式逐个时刻考虑并且只考虑一个周期内）以及公式0A=0
1A=A
1′=0;0′=1
1+A=1
0+A=A
以上是重点
不同数制间的转换（8421码，分整数与小数，小数乘以进制取整，倒序转化为高进制用加权，低进制除基取余）
一、二－十转换
二、十－二转换
三、二－十六转换（从10开始用A，10—A，15—F）
四、十六－二转换（16进制每4位，从低位到高位）
五、八进制数与二进制数的转换（8进制每3位，从低位到高位）
六、十六进制数与十进制数的转换
2反码、补码和补码运算（（0为正，1为负）
•正数的反码、补码与它的原码相同
•负数的补码=数值位逐位求反（反码）（即符号位不变，01交替）+1（逢二进一）二极管与门从y=A.BP71（两个为高电位）
同一个结点出发+-
设VCC=5V
加到A,B的VIH=3V
VIL=0V
二极管导通时VDF=0.7V
A
B
Y（并联）
0V
0V
0.7V
0V
3V
0.7V
3V
0V
0.7V
3V
3V
3.7V
规定3V以上为1
0.7V以下为0
两个都是高电压结果才是高电压）
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
二极管或门（减运算）汇集到同一个结点（只要其中一个为高电位）
设VCC=5V
加到A,B的VIH=3V
VIL=0V
二极管导通时VDF=0.7V
A
B
Y
0V
0V
0V
0V
3V
2.3V
3V
0V
2.3V
3V
3V
2.3V
规定2.3V以上为1
0V以下为0
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
组合逻辑电路的设计方法
一、逻辑抽象
•分析因果关系，确定输入/输出变量
•定义逻辑状态的含意（赋值）
•列出真值表
二、写出函数式
三、选定器件类型
四、根据所选器件：
对逻辑式化简（用门）
变换（用MSI）
或进行相应的描述（PLD）
五、画出逻辑电路图，或下载到PLD
六、工艺设计
设计举例
1.抽象
•输入变量:
红（R）、黄（A）、绿（G）
•输出变量：
故障信号（Z）
2.写出逻辑表达式（找出等于1的可能）
输入变量
输出
R
A
G
Z
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
3.选用小规模SSI器件
4.化简
5.画出逻辑图
时序电路的分析方法
同步时序电路的分析方法
分析：
找出给定时序电路的逻辑功能
即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①从给定电路写出存储电路中每个触发器的驱动方程
（输入的逻辑式），得到整个电路的驱动方程。
②将驱动方程代入触发器的特性方程（次态Q*），得到状态方程。
③从给定电路写出输出方程。
（重要记）
6.2.2时序电路的状态转换表、状态转换图、状态机流程图和时序图
一、状态转换表（知道时序电路的功能是计数器）
P262
（4）列状态转换表：
（5）状态转换图
6.4.1同步时序逻辑电路的设计方法
设计的一般步骤
一、逻辑抽象，求出状态转换图或状态转换表
1.确定输入/输出变量、电路状态数。
2.定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。
3.按设计要求列出状态转换表，或画出状态转换图。
二、状态化简
若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。
三、状态分配（编码）
1.确定触发器数目。
2.给每个状态规定一个代码。
（通常编码的取法、排列顺序都依照一定的规律）
四、选定触发器类型
求出状态方程，驱动方程，输出方程。
五、画出逻辑图
六、检查自启动
例：
设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。
一、抽象、画出状态转换图二、状态化简
用X（1位）表示输入数据
用Y（1位）表示输出（检测结果）
三、状态分配
取n=2，令的00、01、10为
则，
四、选用JK触发器，求方程组
五、画逻辑图
•六、检查电路能否自启动
•将状态“11”代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：
触发器（P251看有没有圈）
SR锁存器（了解）
一、电路结构与工作原理
C图得出真值表
记Q或非门电路与非相反
JK（看目录）
第七章半导体存储器（概念）
只读存储器（ROM
随机读/写
）
升级会员 