汤桂梅17多功能数字钟.docx

汤桂梅17多功能数字钟.docx

《汤桂梅17多功能数字钟.docx》由会员分享，可在线阅读，更多相关《汤桂梅17多功能数字钟.docx（9页珍藏版）》请在冰豆网上搜索。

汤桂梅17多功能数字钟

数字电子技术课程设计

多功能数字钟

姓名：

汤桂梅

专业：

电子信息工程

班级：

06-2

学号：

320608030217

院系：

电气工程与自动化

河南理工大学

二零零七年一月二一日

数字电子钟电路设计任务

1．设计一个多功能数字钟。

准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：

（1）设计一个能显示时、分、秒的数字电子钟，显示时间从00：

00：

00到23：

59：

59；

（2）设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路；

（3）电路能实现校时、校分、校秒；

（4）电路能整点报时

2．设计内容

（1）画出电路原理图，正确使用逻辑关系；

（2）确定元器件及元件参数；

（3）进行电路模拟仿真；

（4）SCH文件生成与打印输出；

3．编写设计报告

写出设计的全过程，附上有关资料和图纸，有心得体会。

[设计原理]：

数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

[设计方案]:

分别用两片74LS90构成时计数器,分计数器和秒计数器.用3片74LS90构成分频器.用555定时器构造振荡器.用74LS48构造译码电路.用6个LED来实验时钟.用若干与非门构造校时电路和报时电路。

一、振荡器

振荡器的作用是产生时间标准信号。

数字钟的精度就是主要取决于时间标准信

的频率和稳定度。

所以，在实验中采用555定时器构成的多谐振荡器作为时间标准信号源。

二、计数器

根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。

把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。

三、译码和数码显示电路

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。

可被人们的视觉器官所接受。

显示器件选用LED七段数码管。

在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。

四、校时电路

数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。

所以，电路中就应该有校准时间功能的电路。

五、报时电路

当数字钟显示整点时，应能报时。

要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。

[数字钟设计框]：

[单元电路设计]：

一、秒计数器的设计及安装

秒计数器为60进制计数器。

实现此模数的计数器是由两片中规模集成计数器74LS90构成。

首先将两片74LS90设置成10进制加法计数器。

将两片的74LS90的置数端s1和s0都接地，将“CP1”接到Q0端，以Q3为位进位端，则构成了10进制加法计数器。

再将其中一片（以下都称片1）74LS90计数器的进位输出端Q3接到另一片（以下都称片2）74LS90的进位输入端CP0，如此，两片计数器最大的即可实现100进制的计数器。

接下来，利用74LS90的“反馈置零”的方法实现60进制。

74LS90属于一步置数，所以计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000"时,通过置数脉冲使计数器清零,也就是此时Q2,Q1发出置数脉冲松脂清零端R1,R0使计数器清零。

二、分计数器的设计及安装

分计数器也是60进制计数器。

同秒计数器一样是由两片中规模集成计数器74LS90构成。

将两片74LS90按同秒计数器的方法接成10进制加法计数器，再按同秒计数器的方法接成可实现100进制的计数器。

再用同秒计数器的方法实现60进制。

三、时计数器的设计及安装

时计数器是24进制计数器。

实现此模数的计数器是由两片中规模集成计数器74LS90构成。

同分、秒计数器一样,先将两片计数器74LS90连接成10进制的加法计数器,再把两片计数器74LS90用秒计数器的方法接成可实现100进制的计数器.当计数器状态为"2Q32Q22Q12Q0、1Q31Q21Q11Q0=0010、0100"时,要求计数器归零.通过2Q1、1Q2送出的指数脉冲使两片计数器74LS90同时归零,这样就构成了24进制计数器。

四、实现进位

将分计数器的第14个管脚与秒计数器十位的8脚和9脚相连接,在给秒计数器清零的同时向分计数器进位，同理将时计数器的第14个管脚与分计数器十位的8脚和9脚相连接,在给分计数器清零的同时向时计数器进位.

五．译码显示电路

译码电路的功能是将“秒”“分”“时”计数器的输出代码进行编译，变成相应的数字。

用于驱动LED七段译码器常用的有74LS47.74LS47是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。

由74LS47和LED七段共阳数码管组成的一位数码显示电路。

若将“秒”“分”“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。

在译码器输出与数码管之间串联的R为限流电阻。

当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。

我们选用的计数器全部是二——十进制集成片，“秒”，“分”，“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映的。

每组输出的计数状态都按BCD代码以高低电平来表现。

因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。

将计数器和译码显示器连在一起。

六、分频电路

（1）振荡电路

振荡器是数字钟的心脏，它是产生时间标准"秒"信号的电路。

为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用了555定时器构成的多谐振荡器。

多谐振荡器的振荡频率可由以下公式估计f=1/T≈1/[0.69（R1+2R2）C]

由于实验需要，设f=1KHZ，由上面的公式推算出：

R1=4.7KΩ，R2=5.1KΩ，C=0.1Μf

（2）、分频器电路

由上面555定时器构成的多谐振荡器发出的信号经过分频器电路得到时间标准信号。

七、校时电路

当时钟指示不准或停摆时，就需要校准时间。

校准的方法很多，常用的有“快速校时法”。

分计时器的校时：

与非门1，2构成的双稳态触发器，可以将1Hz的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。

两个信号的送入由开关K控制，其工作过程如下：

当开关K置“B”端时，与非门1输出低电平，与非门2输出高电平。

“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置“A”端，与非门1输出高电平，与非门2输出低电平，门4封锁“秒计数器进位信号”，门3将1Hz的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计时器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，达到校准时间的目的。

时计时器的校时同分计时器的校时相同。

八、报时电路

数字钟整点报时是最基本的功能之一。

实验采用的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。

整点报时电路如图6所示。

整点报时电路主要由控制门电路和音响电路两部分组成。

1、控制门电路部分：

由11个与非门组成。

图中与非门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。

由上图可得：

Y1=QC4*QA4*QD3*QA3Y2=Y1*QC2*QA2

以上二式表示当分十位为5（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。

根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。

当计数器达到59分50秒时，分、秒计数器的状态为：

QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分个位）

QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒个位）

前四声计数器状态发生在59分51秒至59分58秒之间。

因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。

此时QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。

而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为

QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）

QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）

并根据需要，前四声为低，则接如500Hz的脉冲信号。

最后一声的各计数器状态分别如下：

QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分个位）

QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒个位）

即只须将分进位信号和1KHz的脉冲信号接入即可。

2、音响电路

音响电路采用射极输出器，推动8欧母的喇叭，三极管基极串接1K限流电阻，是为了防止电流过大损坏喇叭。

[心得体会]：

课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.随着科学技术发展的日新日异，数电已经成为当今电子应用中空前活跃的领域，在生活中可以说得是无处不在。

因此作为二十一世纪的大学来说掌握数电的开发技术是十分重要的。

通过这次课程设计巩固和运用了在“模拟电子技术”、“数字电子技术”及“电路分析”等课程中所学的理论知识和实验技能，基本掌握了常用电子电路的一般设计方法，提高了设计能力和实验技能。

还让我明白了 设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。

因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。

总体来说，这次实习我受益匪浅。

在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增加了实际操作能力。

在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。

通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。

在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固

[参考文献]：

[1]康华光.电子技术基础数字部分（第四版）.北京：

高等教育出版社，1980

[2]谢自美.电子线路设计实验测试.武昌：

华中理工大学出版社，1994

[3]中国集成电路大全编委会.高速CMOS电路.北京：

国防工业出版社，1995

[4]电子技术基础实验指导书孙芳仪主编机械工业出版社

[原理图]：