集成电路试题库.docx

集成电路试题库.docx

《集成电路试题库.docx》由会员分享，可在线阅读，更多相关《集成电路试题库.docx（64页珍藏版）》请在冰豆网上搜索。

集成电路试题库

半导体集成电路典型试题

绪论

1、

什么叫半导体集成电路？

【答案：

】

通过一系列加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。

集成在一块半导体基片上。

封装在一种外壳内，执行特定电路或系统功能。

2、

按照半导体集成电路集成度来分，分为哪些类型，请同步写出它们相应英文缩写

【答案：

】

小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）

3、

按照器件类型分，半导体集成电路分为哪几类？

【答案：

】

双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

4、

按电路功能或信号类型分，半导体集成电路分为哪几类？

【答案：

】

数字集成电路，模仿集成电路，数模混合集成电路。

5、

什么是特性尺寸？

它对集成电路工艺有何影响？

【答案：

】

集成电路中半导体器件最小尺寸如MOSFET最小沟道长度。

是衡量集成电路加工和设计水平重要标志。

它减小使得芯片集成度直接提高。

6、

名词解释：

集成度、wafersize、diesize、摩尔定律？

【答案：

】

7、

分析下面电路，指出它完毕逻辑功能，阐明它和普通动态组合逻辑电路不同,分析它工作原理。

【答案：

】

该电路可以完毕NAND逻辑。

与普通动态组合逻辑电路相比，它增长了一种MOS管Mkp，它可以解决普通动态组合逻辑电路存在电荷分派问题。

对于普通动态组合逻辑电路，在评估阶段，A=“H”B=“L”，电荷被OUT处和A处电荷分派，整体阈值下降，也许导致OUT输出错误。

该电路增长了一种MOS管Mkp，在预充电阶段，Mkp导通，对C点充电到Vdd。

在评估阶段，Mkp截至，不影响电路正常输出。

8、

延迟时间

【答案：

】

时钟沿与输出端之间延迟

第1章集成电路基本制造工艺

1、

四层三结构造双极型晶体管中隐埋层作用

【答案：

】

减小集电极串联电阻，减小寄生PNP管影响

2、

在制作晶体管时候，衬底材料电阻率选用对器件有何影响

【答案：

】

电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大

3、

简朴论述一下pn结隔离NPN晶体管光刻环节

【答案：

】

第一次光刻：

N+隐埋层扩散孔光刻

第二次光刻：

P隔离扩散孔光刻

第三次光刻：

P型基区扩散孔光刻

第四次光刻：

N+发射区扩散孔光刻

第五次光刻：

引线孔光刻

第六次光刻：

反刻铝

4、

简述硅栅p阱CMOS光刻环节

【答案：

】

P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线

5、

以p阱CMOS工艺为基本BiCMOS有哪些局限性

【答案：

】

NPN晶体管电流增益小，集电极串联电阻大，NPN管C极只能接固定电位

6、

以N阱CMOS工艺为基本BiCMOS有哪些优缺陷？

并请提出改进办法

【答案：

】

一方面NPN具备较薄基区，提高了其性能：

N阱使得NPN管C极与衬底断开，可依照电路需要接任意电位。

缺陷：

集电极串联电阻还是太大，影响其双极器件驱动能力。

改进办法在N阱里加隐埋层，使NPN管集电极电阻减小。

提高器件抗闩锁效应。

7、

请画出NPN晶体管版图，并且标注各层掺杂区域类型

【答案：

】

8、

请画出CMOS反相器版图，并标注各层掺杂类型和输入输出端子

【答案：

】

第2章集成电路中晶体管及其寄生效应

1、

简述集成双极晶体管有源寄生效应在其各工作区能否忽视

【答案：

】

PNP管为四层三结晶体管寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN发射极正偏，集电极反偏，那么寄生晶体管发射极反偏因此它就截止，对电路没有影响。

当NPN处在反向工作区时，寄生管子工作在正向工作区，它影响不能忽视。

当NPN工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向NPN发射极电流作为无用电流流向衬底。

此时寄生效应也不能忽视

2、

什么是集成双极晶体管无源寄生效应

【答案：

】

在实际集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间欧姆体电阻，她们会对晶体管工作产生影响。

3、

什么是MOS晶体管有源寄生效应

【答案：

】

MOS晶体管有源寄生效应是指MOS集成电路中存在某些不但愿寄生双极晶体管、场区寄生MOS管和寄生PNPN（闩锁效应），这些效应对MOS器件工作稳定性产生极大影响。

4、

什么是MOS晶体管闩锁效应，其对晶体管有什么影响

【答案：

】

在单阱工艺MOS器件中（P阱为例），由于NMOS管源与衬底构成PN结，而PMOS管源与衬底也构成一种PN结，两个PN结串联构成PNPN构造，即两个寄生三极管（NPN和PNP），一旦有因素使得寄生三极管有一种薄弱导通，两者正反馈使得电流积聚增长，产生自锁现象。

影响：

产生自锁后，如果电源能提供足够大电流，则由于电流过大，电路将被烧毁。

5、

消除“Latch-up”效应办法

【答案：

】

版图设计时：

为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增长电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害电位梯度；

工艺设计时：

减少寄生三极管电流放大倍数：

以N阱CMOS为例，为减少两晶体管放大倍数，有效提高抗自锁能力，注意扩散浓度控制。

为减小寄生PNP管寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。

工艺上采用深阱扩散增长基区宽度可以有效减少寄生NPN管放大倍数；

详细应用时：

使用时尽量避免各种串扰引入，注意输出电流不易过大。

6、

如何解决MOS器件场区寄生MOSFET效应

【答案：

】

在第二次光刻生成有源区时，进行场氧生长迈进行场区离子注入，提高寄生MOSFET阈值电压，使其不易启动；增长场氧生长厚度，使寄生MOSFET阈值电压绝对值升高，不容易启动。

7、

如何解决MOS器件中寄生双极晶体管效应

【答案：

】

（1）增大基区宽度：

由工艺决定；

（2）使衬底可靠接地或电源。

第3章集成电路中无源元件

1、

双极性集成电路中最惯用电阻器和MOS集成电路中惯用电阻均有哪些？

【答案：

】

双极性集成电路中最惯用电阻器是基区扩散电阻MOS集成电路中惯用电阻有多晶硅电阻和用MOS管形成电阻。

2、

集成电路中惯用电容有哪些

【答案：

】

反偏PN结电容和MOS电容器

3、

为什么基区薄层电阻需要修正

【答案：

】

基区薄层电阻扩散完毕后，尚有多道高温解决工序，因此杂质会进一步往里边推，同步表面硅会进一步氧化。

形成管子后，实际电阻比本来要高，因此需要修正。

4、

为什么新工艺中要用铜布线取代铝布线

【答案：

】

长时间较电流流过铝条，会产生铝电迁移现象，成果是连线一端生晶须，另一端则产生空洞，严重时甚至会断裂。

5、

运用基区扩散电阻，设计一种方块电阻200欧，阻值为1K电阻，已知耗散功率为20W/c㎡,该电阻上压降为5V,设计此电阻。

【答案：

】

r（L/W）=R=1KL/W=5I=V/R=1mA

P=（I*I*r）/（WL）公式变形

W=6.32

注意：

这里各单位间关系，宽度是微米时，规定电流为毫安，功率单位也要化成相应微米单位。

第4章TTL电路

1、

名词解释电压传播特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间

【答案：

】

电压传播特性：

指电路输出电压VO随输入电压Vi变化而变化性质或关系（可用曲线表达，与晶体管电压传播特性相似）。

开门/关门电平：

开门电平VIHmin-为保证输出为额定低电平时最小输入高电平（VON）；关门电平VILmax-为保证输出为额定高电平时最大输入低电平（VOFF）。

逻辑摆幅：

-输出电平最大变化区间，VL=VOH-VOL。

过渡区宽度：

输出不拟定区域（非静态区域）宽度，VW=VIHmin-VILmax。

输入短路电流IIL-指电路被测输入端接地，而其他输入端开路时，流过接地输入端电流。

输入漏电流（拉电流，高电平输入电流，输入交叉漏电流）IIH-指电路被测输入端接高电平，而其他输入端接地时，流过接高电平输入端电流。

静态功耗-指某稳定状态下消耗功率，是电源电压与电源电流之乘积。

电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。

瞬态延迟时间td-从输入电压Vi上跳到输出电压Vo开始下降时间间隔。

Delay-延迟。

瞬态下降时间tf-输出电压Vo从高电平VOH下降到低电平VOL时间间隔。

Fall-下降。

瞬态存储时间ts-从输入电压Vi下跳到输出电压Vo开始上升时间间隔。

Storage-存储。

瞬态上升时间tr-输出电压Vo从低电平VOL上升到高电平VOH时间间隔。

Rise-上升。

瞬态导通延迟时间tPHL-（实用电路）从输入电压上升沿中点到输出电压下降沿中点所需要时间。

2、

分析四管原则TTL与非门（稳态时）各管工作状态

【答案：

】

当输入端信号，有任何一种低电平时：

Q1饱和区Q2截至区Q3饱和区Q4截至区

当输入端信号所有为高电平时：

Q1反向区Q2饱和区Q3饱和区Q4饱和区

3、

在四管原则与非门中，那个管子会对瞬态特性影响最大，并分析因素以及带来那些困难

【答案：

】

Q5管影响最大，她不但影响截至时间，还影响导通时间。

当输出从低电平向高电平转化时，规定Q5迅速退出饱和区，此时如果再导通时IB5越大，则保和深度约大，时间就越长。

当输出从高电平向低电平转化时，但愿Q5迅速存储电荷放完，此时规定IB5尽量大。

设计时，IB5矛盾带来了很大困难。

4、

两管与非门有哪些缺陷，四管及五管与非门构造相对于两管与非门在那些地方做了改进，并分析改进某些是如何工作。

四管和五管与非门对静态和动态有那些方面改进

【答案：

】

两管与非门：

输出高电平低，瞬时特性差。

四管与非门：

输出采用图腾柱构造Q3--D，由于D是多子器件，她会使Tplh明显下降。

D还起到了点评位移作用，提高了输出电平。

五管与非门：

达林顿构造作为输出级，Q4也起到点评位移作用，达林顿电流增益大，输出电阻小，提高电路速度和高电平负载能力。

四管和五管在瞬态中都是通过大电流减少Tplh.静态中提高了负载能力和输出电平。

5、

相对于五管与非门六管与非门构造在那些某些作了改进，分析改进某些是如何工作

【答案：

】

六管单元用有源泄放回路RB-RC-Q6代替了R3

由于RB存在，使Q6比Q5晚导通，因此Q2发射基电流所有流入Q5基极，是她们几乎同步导通，改进了传播特性矩形性，提高了抗干扰能力。

当Q5饱和后Q6将会替它分流，限制了Q5饱和度提高了电路速度。

在截至时Q6只能通过电阻复合掉存储电荷，Q6比Q5晚截至