数字时钟课程设计.docx

数字时钟课程设计.docx

《数字时钟课程设计.docx》由会员分享，可在线阅读，更多相关《数字时钟课程设计.docx（9页珍藏版）》请在冰豆网上搜索。

数字时钟课程设计

武汉轻工大学

数字电子技术课程设计报告

题目：

数字钟的设计

姓名：

屌丝共享

班级：

学号：

指导老师：

设计时间:

2011年12月10

目录

（1）课程名称………………………（3）

（2）设计目的……………………………（3）

（三）设计要求……………………………（4）

（四）设计原理及框图…………………（5）

（五）所选用的元件列表………………

（六）设计体会……………………………

（七）整体设计原理图…………………

1．课程名称

数字钟

2．设计目的

1．使学生在学完了《数字电子技术》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

2．熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理

3.培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。

4.培养书写综合设计实验报告的能力

3．设计要求

1.时间以二十四小时为周期；

2.能够显示时.分.秒;

3.有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间

4.计时过程具有鸣报功能，当时间达到整点前5秒进行蜂鸣报时；

5．为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号

6.画出电路图

7．进行电路仿真与测试

4．设计原理及框图

1.电路的组成原理：

数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。

数字电子钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时.分.秒的计时器需要60进制计数器和24进制计数器，在仿真软件中发生函数信号可以用函数器仿真，频率可以随意调整。

60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160计数端触发实现。

频率振荡器可以由晶体振荡器分频来提供，也可以由55定时器产生脉冲并分频为1Hz。

主题思想如下图示：

2.单元电路的设计

一．秒脉冲产生电路

（1）1KHz振荡器

振荡器由555定时器组成。

图3-1中是由555定时器构成的1KHz的自激振荡器，其原理是：

0.7（2R3+R4+R5）·C4=1msf=1/t=1KHz

（2）分频器

如图3.3所示电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起分频作用，三个74LS90串联就构成了千分频电路，输出的便是1Hz的信号，从而可以实现秒脉冲的产生。

（3）1Hz振荡器

直接用NE555产生1Hz的秒脉冲，由计算公式可知如果R1=15k,R2=68k,c=10uF,就可以产生秒脉冲，电路如图

利用NE555多谐振荡器，优点：

555内部的比较其灵敏度比较高，而且采用差分电路形式，它的振荡频率受电源电压和温度影响很小。

缺点：

要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲不够准确也不够稳定。

但是在仿真时，1Hz的频率太慢了，在实际中得到的时间不是1s计数一次，所以在仿真使用函数发生器代替，所以在数字电子钟电路图中没有振荡器。

（4）石英晶体振荡器

可以利用石英晶体产生32768Hz的频率，然后经过CD4060的十四分频，再用74LS74二分频就可以产生1Hz的脉冲。

2．计数器

秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。

“秒”和“分计数器应为六十进制，二“时”计数器应为二十四进制。

采用10进制计数器74LS160来实现时间计数单元的计数功能。

（1）二十四进制计数器

如图3-7,3-8所示，时计数器电路由U3和U4两部分组成。

当时个位U4计数为4，U3计数为2时，两片74LS160复零，从而构成24进制计数.

（2）六十进制计数器

如图3-9.3-10所示，分秒计数电路由U3和U4两部分组成。

当时十位U4计数器为5，U3计数为5，两片74LS160，再加上一片74LS13，从而构成60进制计数。

3．组成的数字钟

数字中系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图3.11所示

4．校准电路

数字钟应具有分校正功能，一次，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

校正信号可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连。

当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到另一端时，信号产生校正电路处于校时状态。

如图3.-12.3-13

5．报时电路

电路应在整点前5秒开始报时，即在59分55秒到59分59秒期间时，报时电路控制信号。

当时间子啊59分55秒到59分59秒期间时，分十位.分个位和秒十位保持不变，分别为59和5，因此可将计数器十位的Qc和Qa，个位的Qd和Qa及秒计数器十位的Qc和Qa相与，从而产生报时控制信号。

电路如下图所示：

6．总电路图

（5）所用元件列表

显示管6个，74LS160两块，74160四块，7413两块，7412一个，7404两块，石英振荡器一块，4060一块，74LS74一块，NC7S08六块，NC7S32一块，蜂鸣器一个，导线若干

（6）设计体会

经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，同时也学会了一种学习的态度。

理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路等，然后就是到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于CMOS芯片的应用实例。

理论上的知识搞定了，接下来就是开始设计了。

multisim仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。

这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。

一种学习态度：

认真、严谨的学习态度。

这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。

无论最后的结果是怎样，你参与了，你就肯定有收获。

在这几天可以说是废寝忘食的课程设计过程中，我也收获了许多，我仍然记得将课程设计做出来的时候，那种喜悦的心情，是难以形容的。

（7）总电路图