数字时钟课程设计.docx

数字时钟课程设计.docx

《数字时钟课程设计.docx》由会员分享，可在线阅读，更多相关《数字时钟课程设计.docx（8页珍藏版）》请在冰豆网上搜索。

数字时钟课程设计

综述

近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。

这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中的应用方法，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验能力。

本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自行拟定实验步骤，检查和排除故障、分析和处理实验结果及撰写实验报告的能力。

综合实验的设计目的是培养学生初步掌握小型数字系统的设计能力，包括选择设计方案，进行电路设计、安装、调试等环节，运用所学知识进行工程设计、提高实验技能的实践。

数字电子钟是一种计时装置，它具有时、分、秒计时功能和显示时间功能；具有整点报时功能。

数字电子钟由于采用了石英技术，走时精度高、稳定性好，不需要经常调校，使用携带方便。

因此，在定时控制、自动报时及时间程序控制等方面都得到广泛的应用。

本次设计我查阅了大量的文献资料，学到了很多关于数字电路方面的知识，并且更加巩固和掌握了课堂上所学的课本知识，使自己对数字电子技术有了更进一步的认识和了解。

1、方案设计与分析

1.1设计方案

1、时钟功能具有显示时、分、秒的功能

2、具有整点报时功能，在整点时使用蜂鸣器进行报时

1.2设计要点

数字钟一般是由振荡器、分频器、计数器、译码器、显示器等几部分组成。

这些都是数字电路中应用最广泛的基本电路，本设计直接采用由CB555定时器设计的多谐振荡器产生振动周期为1s的脉冲。

并将信号送入计数器进行计算，并把累加的结果以“时”、“分”、“秒”的数字显示出来。

“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制电路来实现。

所有计时结果由六位数码管显示。

本设计也可以采用单片机进行控制，虽然以单片机核心的数字式时钟制作方便，但是单片机的成本比逻辑芯片高，所以不太适合本设计。

1.3振荡器的选择

振荡器的作用是产生时间标准信号。

是数字电子钟的核心之一，可以采用555定时器、门电路或者是石英晶体振荡器产生。

1.3.1石英晶体振荡器

石英晶体振荡器是由石英晶体、微调电容与集成反相器等元件构成，结构比较复杂，原理图如图1-1：

图1-1

1.3.2由555定时器组成的多谢振荡电路

为了制作方便，振荡电路可选用结构较为简单的555定时器构成的多谐振荡器，555定时器能够极方便的构成施密特触发器、单稳态触发器和多谐振荡器。

由于使用灵活、方便，所以在施密特触发器的基础上改接成多谐振荡器。

原理图如图1-2：

图1-2

2、数字钟的设计与基本原理

数字电子钟需要显示“时”、“分”、“秒”，它的周期为24小时，“时”采用二十四进制，“分”采用六十进制，“秒”采用六十进制。

另外系统具有整点报时功能，当“分”变为59时，通过与非门控制蜂鸣器，进行整点报时。

由555定时器构成的多谐振荡电路，为“秒”计时器的个位提供周期为1s的方波脉冲，“秒”计时器通过串联进位方式与“分”位、“时”位进行连接，计时器芯片为74LS160,再通过译码芯片7448，与BS201进行连接，对数据进行显示，利用7448芯片可以简化电路结构，使电路故障发生率降低，布线也更加容易，系统原理图如图2-1：

↑↑↑↑↑↑

↑↑↑↑↑↑

←←

↓↑

图2-1

2.1由555定时器构成的多谐振荡器

它是数字电子钟的核心部分，它的精度和稳定度决定于数字钟的质量。

555定时器引脚图如图2-2，多谐振荡器电路如图2-3所示。

多谐振荡器为计数器提供计数脉冲和为计数器提供校时脉冲。

本电路产生振荡信号的周期为1s。

图2-2

图2-3

2.2时、分、秒计数器

秒信号经秒计数器、分计数器、时计数器之后。

分别得到显示电路，以便实现用数字显示时、分、秒的要求。

“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

要实现这一要求，可选用的中规模集成计数器较多，这里推荐74LS160或74LS161。

六十进制计数器，它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。

组合起来就构成六十进制计数器，如图2-4所示六十进制计数器。

图2-4

二十四进制计数器。

它由两块中规模集成十进制计数器74LS160构成。

当高位出现0010状态，低位为0100状态，即计到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图2-5所示为二十四进制计数器。

图2-5

2.3译码显示电路

选用器件时应当注意译码器和显示器件相互配合。

一是驱动功率要足够大，二是逻辑电平要匹配。

秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器7448，在数送给各自的数码管，显示出时、分、秒的计时。

输入A3、A2、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端，以增强器件的功能，扩大器件应用。

电路如图2-6所示为计数、译码显示电路。

图2-6

2.4整点报时电路

整点报时功能是通过四路与非门将“分”位的个位与十位连接在一起，当个位变为9并且十位变为5时，输出低电平信号，再通过非门变为高电平信号，非门连接在NPN型三极管的基极，当基极为高电平时三极管导通，蜂鸣器工作。

在其他时刻蜂鸣器不工作。

整点报时电路图如图2-7：

图2-7

2.5数字式电子钟原理图：

图2-8

3、课程设计体会

我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。

通过这次数字电子钟的课程设计，我们才把学到的知识与实践相结合。

从而对我们学的知识有了更进一步的理解，使我们进一步加深了对所学知识的记忆。

在此次的数字钟设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。

虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题，同时我们也掌握了做设计的基本流程，为我们以后进行更复杂的设计奠定了坚实的基础。

设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。

至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。

各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。

同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。

另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。

同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。

在这次设计过程中，我也对word、protel等软件有了更进一步的了解，这使我在以后的工作中更加得心应手。

参考文献

[1]阎石.数字电子技术[M].第五版.北京:

高教出版社,2006年.

[2]黄志伟.全国大学生电子设计竞赛训练教程[M].北京:

电子工业出版社,2008年.

[3]胡玉建.Protel99SE原理图与PCB及仿真[M].北京:

机械工业出版社,2006年.

[4]李景华.可编程逻辑器件及EDA技术[M].沈阳：

东北大学出版社,2001年.

[5]陈晓文.电子线路课程设计[M].北京:

电子工业出版社,2004年.