Quartus的使用.docx
《Quartus的使用.docx》由会员分享,可在线阅读,更多相关《Quartus的使用.docx(21页珍藏版)》请在冰豆网上搜索。
![Quartus的使用.docx](https://file1.bdocx.com/fileroot1/2022-12/12/16870f04-624d-4c78-86cf-87005f0c1bc2/16870f04-624d-4c78-86cf-87005f0c1bc21.gif)
Quartus的使用
QuartusII的使用
1、开始一个新的逻辑电路设计,第一步就是新建一个文件夹来保存文件,这里在D盘新建了introtutorial文件夹。
2、打开QuartusII软件,将会看到图1界面,该显示界面包括若干窗口,可以使用鼠标选择,以访问QuartusII软件的相关功能。
QuartusII提供的大多数命令都可用菜单形式来访问。
图1QuartusII主体显示
3、按如下步骤新建工程:
①选择File>NewProjectWizard,以打开图2所示窗口,可通过Don'tshowmethisintroductionagain跳过此窗口步骤。
单击Next,出现图3所示窗口。
图2引导的任务显示
图3创建新的工程
②选择工作文件夹introtutorial,也可以使用您自己设定的文件夹。
工程必须有一个名字,通常情况下,与顶层设计实体的名字相同。
如图3所示,这里选择light作为工程名和顶层实体名。
单击Next。
如果还没有创建introtutorial文件夹,QuartusII会弹出一个对话框,询问是否新建所需文件夹,如图4所示。
单击Yes,将会引出图5所示的窗口。
图4创建新的工程文件夹与否?
图5添加用户指定设计文件
③如果没有已存在的设计文件,单击Next,将会打开如图6所示的画面。
图6选择器件家族和指定的器件
④此处选择的器件为EPM3064ATC100-10,器件家族为MAX3000A,有100个管脚,单击Next,出现图所示7画面。
图7指定第三方EDA工具
⑤用户可指定一些第三方EDA工具,这里没有进行Simulation选用,单击Next,出现图8所示窗口,单击Finish,返回QuartusII主体窗口。
标题栏将显示light工程,如图9所示。
图8工程设置一览
图9QuartusII显示已建工程
3使用Verilog代码设计输入
使用Verilog代码来描述。
Verilog模块叫做light,这与图3所示的名称是一致的,使用QuartusII自带的文本编辑器,左键点击File>New或者单击
按钮,打开图10所示窗口,选择VerilogHDLFile,单击ok,这将打开文本编辑器窗口,指定所创建的文件的名称,选择File>SaveAs,打开图11所示的对话框,选择存储类型为VerilogHDLFile,填写名称为light.v,单击保存,打开图12所示窗口。
图10选择新建的文件类型
图11命名文件
图12文本编辑器窗口
4编译设计电路
在light.v中录入Verilog代码如图13所示,要经过几个QuartusII工具的处理:
分析代码、综合电路以及生成目标芯片的实现内容,这些应用程序被聚集在一起,且被称作编译器。
选择Processing>StartCompilation运行编译器,或者单击
按钮运行。
在编译过程中,QuartusII的左边会显示不同阶段的进度。
编译成功(或不成功)后,会弹出一个对话框,单击OK确认。
QuartusII会显示图14所示画面的编译报告,也可以通过
按钮手动打开编译报告。
。
当编译后,会自动弹出对话框,告知是否编译成功如图15。
图13录入Verilog代码
图14编译报告
图15是否编译成功
在编译期间,QuartusII在消息窗口,会显示生成的消息。
如果此Verilog设计正确,其中一条消息就会显示编译成功及无错误如图16。
如果编译不是零错误,那么在Verilog代码中,至少有一个错误。
在这种情况下,与错误对应的消息就会在消息窗口显示。
双击某条错误信息,该信息将会滚动显示完整,并且打开QuartusII自带文本编译器,Verilog代码中的某行将被高亮显示,类似的,编译器也会显示许多警告消息,同样的方法也适用于查看完整的警告消息。
针对于某条错误或警告消息,想得到更多信息,可选住此条消息,然后按住F1功能键,即可查看。
若将light.v的最后一行改成endmodules,重新编译。
QuartusII弹出对话框,报告编译错误,单击OK,以确认,编译报告如图17所示。
在消息窗口,单击Error标签,显示图18所示消息,双击第一条错误信息,QuartusII文本编辑器打开light.v,最后一行被高亮,如图19所示,修正代码,重新编译,直至成功为止。
图16消息窗口显示编译消息
图17编译报告
图18错误信息
图19指示错误代码的位置
5引脚分配
方法一:
使用文本编辑器,新建一文件,命名为pin’list.txt,录入图20所示内容。
选择Assignments>ImportAssignments,打开图21所示窗口,选择pin’list.txt路径,单击OK导入引脚配置。
选择Assignments>PinPlanner(或单击
按钮),打开图22所示窗口,查看引脚是否分配正确。
图20引脚分配文件——pin’list.txt
图21导入设置
图22查看引脚分配
方法二:
选择Assignments>PinPlanner(或单击
按钮),打开图23所示窗口,通过双击Location栏的对应引脚的空白处选择要使用的引脚。
图23引脚分配
6配置未用引脚
未用引脚需要一定得约束,倘若没有这些约束,就有可能出现一些莫名其妙的问题。
选择Assignments>Device>DeviceandPinOptions>UnusedPins,打开图24所示窗口。
一般情况下,按照图25所示配置。
图24配置未用引脚
图25配置未用引脚为三态输入
7仿真
功能仿真:
选择File>new>VectorWaveformFile,建立波形文件如图26,点击ok,会出现图27所示的波形文件,左键双击name栏下的空白处会弹出对话框如图28,单击
按钮,会弹出如图29所示的窗口,单击
按钮,会显示引脚如图30所示,添加所要选用的引脚到列表如图31所示,单击ok,显示新建的波形文件如图32所示,可以通过Edit>Endtime和GirdSize对仿真时间及网格周期进行设置,对输入引脚x进行编辑如图33所示,保存为默认名light.vwf,对仿真模式进行设置通过Assignments>Settings>SimulatorSettings>Simulatormode>Functional,以及Simulatorinput添加仿真波形文件light.vwf进行设置如图34所示,点击ok设置完成,在仿真之前还要通过Processing>GenerateFunctionalSimulationNetlist生成网表文件如图35所示,建立仿真网表成功会弹出如图36所示对话框,开始仿真左键单击
按钮,仿真结束会出现如图37所示提示,功能仿真结果如图38所示。
图26新建波形文件
图27波形文件
图28
图29
图30显示引脚
图31引脚添加到列表
图32新建的波形文件
图33编辑输入引脚
图34仿真设置
图35生成网表文件
图36
图37
图38功能仿真结果
7程序下载
选择Tools>Progrmmer或单击
按钮,打开图39所示窗口。
选择Mode为JTAG。
缺省情况下,USB-Blaster没有被选中,单击HardwareSetup按钮,在弹出的窗口选择USB-Blaster,如图40所示,单击Close退出。
图39编程器窗口
图40硬件设置窗口
如图39所示,light.sof已被列入窗口,如果没有列入的话,单击AddFile,选择light.sof文件加入,这是一个由编译器的汇编模块生成的二进制文件,它包含配置FPGA器件的数据,.sof文件后缀,表示SRAM目标文件(SRAMObjectFile),同时可以注意到,选中的器件为EPM3064AT100,勾上Program/Configure,单击Start开始下载,如图41所示,下载完毕后,就可以测试实现的电路了。
图41下载SRAM目标文件