《单片机原理及应用》课程设计报告模板.docx
《《单片机原理及应用》课程设计报告模板.docx》由会员分享，可在线阅读，更多相关《《单片机原理及应用》课程设计报告模板.docx（7页珍藏版）》请在冰豆网上搜索。
《单片机原理及应用》课程设计报告模板
《单片机原理及应用》
课程设计报告
学院：
能源与动力工程学院__
班级：
_____建电1001_________
学号：
__101605113___________
姓名：
__胡国洋___________
时间：
2012-12-17~2012-12-21
目录
任务书1
第一章方案设计2
第二章硬件系统设计3
第三章软件设计4
第四章系统调试5
小结6
附录1：
原理图7
附录2：
源程序8
任务书
1.题目：
基于单片机的电子时钟设计
设计要求：
（1）利用单片机的定时器，实现时、分、秒显示及设定。
（2）显示采用ZLG7290。
（3）讨论本系统计时误差。
第一章方案设计
用定时／计数器T0，工作于定时，采用方式2，对12MHZ的系统时钟进行定时计数，初值设为06H。
形成定时时间为250us。
用片内RAM的7BH和79H单元对250us计数，计4000次后秒计数器78H单元加1，秒计数器加到60则分计数器79H单元加1，且秒计时器清0，若分计数器加到60则时计数器7AH单元加1，且分计数器清0，若时计数器加到24则时计数器清0。
然后把秒、分、时计数器分成十位和个位分别放到8位数码管的66H~6BH数据储存单元里，通过数码管显示出来。
显示格式为小时十位、小时个位、分十位、分个位、秒十位、秒个位。
在处理过程中加上了按键判断程序，能对按键处理。
按下K1键后，秒计数器加1，若计数器到60，则秒计数器清0,分计数器加1。
若按下K2键后，分计数器加1，若计数器到60，则分计数器清0,时计时器加1。
若按下K3键后，时计数器加1，若计数器到24，则计数器清0。
第二章硬件系统设计
CPU选型：
AT89C51
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位微处理器，俗称单片机。
AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。
单片机的可擦除只读存储器可以反复擦除100次。
该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。
AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
1．主要特性：
·与MCS-51兼容·128*8位内部RAM
·32可编程I/O线·两个16位定时器/计数器
·5个中断源·可编程串行通道
·低功耗的闲置和掉电模式·片内振荡器和时钟电路
·4K字节可编程闪烁存储器·全静态工作：
0Hz-24Hz
·三级程序存储器锁定·保留时间：
10年
·寿命：
1000写/擦循环数据
2．管脚说明：
VCC：
供电电压。
GND：
接地。
P0口：
P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。
在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：
P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：
P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。
在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：
P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下表所示：
口管脚备选功能
P3.0RXD（串行输入口）P3.1TXD（串行输出口）
P3.2/INT0（外部中断0）P3.3/INT1（外部中断1）
P3.4T0（记时器0外部输入）P3.5T1（记时器1外部输入）
P3.6/WR（外部数据存储器写选通）
P3.7/RD（外部数据存储器读选通）
RST：
复位输入。
当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
ALE/PROG：
当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间，此引脚用于输入编程脉冲。
在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是：
每当用作外部数据存储器时，将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。
另外，该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止，置位无效。
/PSEN：
外部程序存储器的选通信号。
在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。
但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
/EA/VPP：
当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。
注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。
在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：
来自反向振荡器的输出。
3．振荡器特性：
XTAL1和XTAL2分别为反向放大器的输入和输出。
该反向放大器可以配置为片内振荡器。
石晶振荡和陶瓷振荡均可采用。
如采用外部时钟源驱动器件，XTAL2应不接。
有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。
4．芯片擦除：
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。
在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。
此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。
在闲置模式下，CPU停止工作。
但RAM，定时器，计数器，串口和中断系统仍在工作。
在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。
显示部件:
ZLG7290
ZLG7290的核心是一块ZLG7290B芯片，它采用I2C接口，能直接驱动8位共阴式数码管，同时可扫描管理多达64只按键，实现人机对话的功能资源十分丰富。
除具有自动消除抖动功能外，它还具有段闪烁、段点亮、段熄灭、功能键、连击键计数等强大功能，并可提供10种数字和21种字母的译码显示功能，用户可以直接向显示缓存写入显示数据，而且无需外接元件即可直接驱动数码管，还可扩展驱动电压和电流。
此外，ZLG7290B的电路简单，使用也很方便。
用户按下某个键时，ZLG7290的INT引脚会产生一个低电平的中断请求信号，读取键值后，中断信号就会自动撤销。
正常情况下，微控制器只需要判断INT引脚就可以得到键盘输入的信息。
微控制器可通过两种方式得到用户的键盘输入信息。
其一是中断方式，该方式的优点是抗干扰能力强，缺点是要占用微控制器的一个外部中断源。
其二是查询方式，即通过不断查询INT引脚来判断是否有键按下，该方式可以节省微控制器的一根I／O口线，但是代价是I2C总线处于频繁的活动状态，消耗电流多并且不利于抗干扰。
由于采用了I2C总线接口，因而用ZLG7290与微控制器设计电力仪表的硬件电路连接非常简单。
它只需要两根信号线（一根数据线SDA，一根时钟信号线SCL）。
但应注意进行I2C通信的双方要共地，并应用，INT传递键盘中断信号。
微控制器通过RST可以将ZLG7290复位。
本实验接线如下：
P1.0P1.1P1.2分别外接控制键K1K2K3.
单片机P3.0RXDP3.1TXDP3.6/WR分别接ZLG7290SDASCL/RES
VCC:
供电电压。
GND：
接地。
第三章软件设计
本设计中采用89s51单片机内的计时器进行计时，而且采用计时器方式二可以更好地减小误差。
ZLG7290需要调用显示子程序，当然使用前需定义。
主程序需初始化，包括计时器初始化和ZLG7290初始化。
本设计要用计数器，计数器要占用单片机内部储存单元，同样需定义。
K键作为外部控制，要与单片机相应管脚相连。
第四章系统调试
小结
附录1：
原理图
附录2：
源程序
（宋体五号）
升级会员 