13级《数字逻辑》实验指导书.docx
《13级《数字逻辑》实验指导书.docx》由会员分享,可在线阅读,更多相关《13级《数字逻辑》实验指导书.docx(27页珍藏版)》请在冰豆网上搜索。
13级《数字逻辑》实验指导书
《数字逻辑》
实验指导书
计算机科学系硬件教研室
二○一三年九月
实验一基本逻辑门和逻辑电路
一、实验目的
1.掌握TTL与非门、或非门和异或门的输入与输出之间的逻辑关系;
2.掌握组合逻辑电路的基本分析方法;
3.熟悉TTL小规模数字集成电路的外型、引脚和使用方法;
4.初步掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。
二、实验器件和设备
1.四2输入与非门74LS001片
2.四2输入或非门74LS281片
3.四2输入异或门74LS861片
4.三态输出的四总线缓冲器74LS1251片
5.TDS-4数字系统综合实验平台1台
6.万用表1个
三、实验内容
1.按图1.1测试与非门、或非门和异或门的输入和输出的逻辑关系;
图1.1基本逻辑门
2.测试并分析下图1.2逻辑电路的功能。
图1.2组合逻辑电路
四、实验提示
1.将被测器件插入实验台上的14芯插座中,器件的引脚7与实验台的“地(GND)”连接,引脚14与实验台的+5V连接;
2.用实验台的电平开关输出作为被测器件的输入,拨动开关,则改变器件的输入电平;
3.将被测器件的输出引脚与实验台上的电平指示灯连接,指示灯亮表示输出电平为1,指示灯灭表示输出电平为0;
4.用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。
五、实验报告要求
1.分别用真值表和电压值表的形式表示实验内容1的结果;
2.用真值表的形式表示实验内容2的结果,写出电路的逻辑函数并分析其功能。
实验二译码器、编码器和数据选择器
一、实验目的
1.掌握译码器、编码器、数据选择器的逻辑功能和使用方法;
2.掌握TTL中规模集成电路的应用方法。
二、实验器件和设备
1.3-8线译码器74LSl381片
2.8-3线优先编码器74LS1481片
3.双4选1数据选择器74LSl531片
4.TDS-2数字电路实验系统1台
5.万用表或逻辑笔1个
三、实验内容
1.测试3-8线译码器74LSl38的逻辑功能。
使能输入端G1、G2A、G2B和编码输入端C0、C1、C2分别接电平开关,译码输出端Y0~Y7分别接LED指示灯。
改变输入G1、G2A、G2B和C2、C1、C0的电平,观察并记录输出Y0~Y7的状态;
2.测试8-3线优先编码器74LSl48的逻辑功能。
使能端EI和信号输入端I0~I7分别接电平开关,编码输出端C2~C0分别接LED指示灯。
改变EI和I0~I7的电平,观察并记录输出C2~C0的状态;
3.测试74LSl53中一个4选1数据选择器的逻辑功能。
使能端G、数据选择端S0S1和数据输入端D0~D3分别接电平开关,输出端Y接LED指示灯。
改变输入G、S0S1及D0~D3的电平,观察并记录输出Y的状态;
a)3-8线译码器b)8-3线优先编码器c)四选一数据选择器
图2.1译码器、编码器、数据选择器
4.SN74LS153芯片集成了2个四选一数据选择器,并且2个数据选择器共用相同的数据选择输入端B、A。
图2-2是SN74LS153的扩展应用,测试该电路,分析推导出电路的逻辑函数,并说明其工作原理。
四、实验报告要求
1.根据实验作出74LS138、74LS148和74LSl53的功能表;
2.分析74LS138输入端G1、G2A、G2B的功能,分析74LS153输入端G的功能;
3.写出三人多数表决器的设计过程,画出逻辑电路图,并以真值表的形式表示测试结果。
图2.174LS153的应用
实验三组合逻辑电路
一、实验目的
1.掌握组合逻辑分析和设计的方法;
2.掌握TTL中规模集成电路的应用方法。
二、实验器件和设备
1.双4选1数据选择器74LSl531片
2.四2输入与非门74LS001片
3.四2输入异或门74LS862片
4.TDS-2数字电路实验系统1台
5.万用表或逻辑笔1个
三、实验内容
1.SN74LS153芯片集成了2个四选一数据选择器,并且2个数据选择器共用相同的数据选择输入端B、A。
图3-1为运用SN74LS153进行设计的组合逻辑电路图,测试该电路,分析、推导出电路的逻辑函数,并说明电路的功能。
图3-1组合逻辑
2.按表3-1给出的8421码与循环码的对应表,设计一个实现8421码到循环码的转换电路,并测试验证该电路。
四、实验报告要求
1.给出实验内容1的测试结果以及结果分析、推导过程;
2.给出实验内容2完整的设计过程以及电路的测试结果。
实验四触发器
一、实验目的
1.掌握基本SR触发器、门控D触发器、D触发器和JK触发器的工作原理及使用方法。
二、实验器件和设备
1.四2输人正与非门74LS001片
2.六反相器74LS041片
3.双D触发器74LS741片
4.双J-K触发器74LS731片
5.TDS-2数字电路实验系统1台
5.万用表或逻辑笔1个
三、实验内容
1.测试由与非门74LS00构成的基本SR触发器的功能(图4-1a)。
输入
、
接电平开关,输出Q、
端接LED指示灯,改变
、
的电平,观测并记录Q、
的值;
2.测试由与非门74LS00和反相器74LS04构成的门控D触发器的功能(图4-1b)。
输入D、EN接电平开关,输出Q、
端接LED电平指示灯,改变D、EN的电平,观测并记录Q、
的值;
a)基本SR锁存器b)门控D锁存器
图4-1基本SR触发器和门控D触发器
3.测试双D触发器74LS74中一个D触发器的功能(图4-2a)。
将数据端D、复位端CLR、置位端PR分别接电平开关,时钟端CLK接单脉冲按钮,输出端Q、
接LED指示灯。
改变D、CLR、PR的电平后,再按单脉冲按钮,观察并记录Q、
的值。
4.测试双J-K触发器74LS73中一个J-K触发器的功能(图4-2b)。
将输入端J、K和复位端CLR分别接电平开关,时钟端CLK接单脉冲按钮,输出端Q、
接LED指示灯。
改变J、K、CLR的电平后,再按单脉冲按钮,观察并记录Q、
的值。
a)D触发器b)J-K触发器c)D触发器二分频电路
图4-2集成触发器
5.图4-2c为由D触发器(74LS74A)构成的二分频电路,使用手动脉冲测试该电路。
四、实验提示
1.74LS73引脚11是GND,引脚4是VCC。
2.D触发器74LS74是上升沿触发,JK触发器74LS73是下降沿触发;
3.在测试D触发器和J-K触发器时,注意CLK在按下之前和按下之后对输出Q/
的影响。
五、实验报告要求
1.根据实验内容1~4的结果作出各触发器的功能表;
2.根据实验内容5的实验结果画出电路的数字波形图,并分析电路的工作原理。
实验五计数器
一、实验目的
1.掌握异步计数器和同步计数器的工作原理;
2.掌握集成同步十进制计数器74LSl62的功能和使用方法。
二、实验器件和设备
1.双J-K触发器74LS732片
2.同步4位BCD计数器74LS1621片
3.四2输人正与门74LS081片
4.TDS-2数字电路实验系统1台
三、实验内容
1.图5-1为由J-K触发器构成的3位异步二进制计数器。
输出Q2、Q1、Q0分别接LED指示灯,使用单脉冲做为计数时钟,测试计数器的功能,观测计数状态,并记录。
图5-13位异步二进制计数器
2.图5-2为由J-K触发器构成的3位同步二进制计数器。
输出Q2、Q1、Q0分别接LED指示灯,使用单脉冲做为计数时钟,测试计数器的功能,观测计数状态,并记录。
图5-23位同步二进制计数器
图5-34位同步十进制计数器
3.图5-3为集成4位同步十进制计数器74LSl62的应用图例,RCO、QD、QC、QB、QA分别LED指示灯,使用单脉冲做为计数时钟,测试计数器的功能,观测计数状态,并记录。
四、实验报告要求
1.作出实验内容1和2的功能表,并画出在连续计数脉冲下Q2、Q1、Q0的波形图;
2.根据实验3的结果画出在连续计数脉冲下RCO、Q2、Q1、Q0的波形图。
实验六集成计数器的应用
一、实验目的
1.掌握计数器74LSl62的功能和级连方法;
2.掌握任意模计数器的构成方法。
二、实验说明
1.计数器器件是应用较广的器件之一。
它有很多型号,各自完成不同的功能,供不同的需要选用。
本实验选用十进制BCD同步计数器74LSl62作为实验用器件,其引脚图见附录A。
Clock是时钟输入端,上升沿触发计数触发器翻转。
使能端P和T均为高电平时允许计数,使能端T为低电平时禁止进位Carry产生。
同步预置端Load加低电平时,在下一个时钟的上升沿将计数器置为预置数据端的值。
清除端Clear为同步清除,低电平有效,在下一个时钟的上升沿将计数器复位为0。
在计数值等于9时,进位位Carry为高,脉宽是1个时钟周期,可用于级联。
2.实验前应充分了解74LSl62的特性,并按实验内容的要求设计出实验电路。
三、实验所用器件和设备
1.同步4位BCD计数器74LS1622片
2.二输入四与非门74LS001片
3.TDS-2数字电路实验系统1台
四、实验内容
1.用1片74LSl62和1片74LS00并采用复位法构成一个模7计数器。
输出QD、QC、QB、QA分别接LED指示灯,使用单脉冲做为计数时钟,观测计数状态,并记录。
2.用1片74LSl62和1片74LS00并采用置位法构成一个模7计数器。
输出QD、QC、QB、QA分别接LED指示灯,使用单脉冲做为计数时钟,观测计数状态,并记录。
3.用2片74LSl62和1片74LS00构成一个模60计数器。
2片74LSl62的QD、QC、QB、QA分别接两个数码管的D、B、C、A,使用单脉冲做为计数时钟,观测数码管数字的变化,并记录。
五、实验前要求
1.实验前应认真准备,仔细设计出实验方案,画出完整的实验电路图和实验接线图。
六、实验报告要求
1.画出复位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
2.画出置位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
3.画出模60计数器电路图。
实验七时序逻辑电路
一、实验目的
1.掌握时序逻辑电路的分析和设计方法。
二、实验所用器件和设备
1.双J-K触发器74LS732片
2.双D触发器74LS742片
3.四2输人正与非门74LS001片
4.TDS-2数字电路实验系统1台
三、实验内容
1.图7-1为由J-K触发器构成的同步计数器,请用实验的方法做出电路完整的状态转移表、状态转移图和波形图(Clock采用手动脉冲)。
图7-1同步计数器
2.用D触发器(74LS74)和与非门(74LS00)设计一个按循环码规律工作的计数器,其编码为:
000001011111101100000,并通过实验的方法验证设计的准确性。
四、实验提示
1.对于实验内容1,必要时可将J-K触发器的J和清零端CLR接到电平开关,以便能够手动迫使计数器进入某个特定的初始状态。
2.对于实验内容2,必要时可将D触发器的置位端PR和清零端CLR接到电平开关,以便能够手动迫使计数器进入某个特定的初始状态。
五、实验报告要求
1.对于实验内容1,应认真规划实验步骤,做好实验记录,并做出完整的状态转移表、状态转移图和波形图;
2.对于实验内容2,应包含完整的设计过程(编码方案、状态转移表、激励方程和电路图)、实验步骤和实验记录。
实验八GAL组合逻辑
一、实验目的
1.以GAL16V8为例,了解GAL的工作原理、特性和使用方法;
2.初步掌握使用ABEL-HDL语言编程实现较复杂的组合逻辑的功能。
二、实验所用器件和设备
1.GALl6V81片
2.GAL编程系统1套
3.TDS-2数字电路实验系统1台
三、实验内容
1.设计一个4-1数据选择器并测试其功能;
2.设计一个3-8译码器并测试其功能;
3.设计一个8-3编码器并测试其功能。
四、实验提示
1)首先按功能要求设计逻辑函数,然后用ABEL-HDL语言描述;
2)用ispExpert软件实现设计输入和编译综合,生成JEDEC类型的文件;
3)用编程器将JEDEC文件写入GALl6V8器件,然后进行测试并记录。
四、实验报告要求
1.写出实验的功能表(或逻辑函数)和ABEL语言程序;
2.给出器件测试的实验步骤和实验记录。
实验九GAL时序逻辑
一、实验目的
1.以GAL16V8为例,了解GAL的工作原理、特性和使用方法;
2.初步掌握使用ABEL-HDL语言编程实现较复杂的时序逻辑的功能。
二、实验所用器件和设备
1.GALl6V81片
2.GAL编程器系统1套
3.TDS-2数字电路实验系统1台
三、实验内容
1.设计一个4位格雷码计数器。
格雷码的编码规则规则,任何相邻的两个编码中只有1个二进制位状态不同,表2给出两组最常用的格雷码的编码值,本实验只要求实现一种格雷码方案,从上面两个方案中任选其一。
表2格雷码
十进制数
格雷码
(1)
格雷码
(2)
0
0000
0000
1
0001
0100
2
0011
0110
3
0010
0010
4
0110
1010
5
1110
1011
6
1010
0011
7
1000
0001
8
1100
1001
9
0100
1000
2.设计一个4位可逆BCD计数器。
四、实验提示
1)首先按功能要求设计逻辑函数,然后用ABEL-HDL语言描述;
2)用ispExpert软件实现设计输入和编译综合,生成JEDEC类型的文件;
3)用编程器将JEDEC文件写入GALl6V8器件,然后进行测试(用单脉冲)并记录。
五、实验报告要求
1.写出实验的功能表(或逻辑函数)和ABEL语言程序;
2.给出器件测试的实验步骤和实验记录。
实验十小型控制器
一、实验目的
1.掌握基于计数器的小型控制器的设计方法;
2.进一步掌握使用ABEL-HDL语言编程实现较复杂的逻辑电路的能力。
二、实验所用器件和设备
1.GALl6V81片
2.GAL编程器系统1套
3.TDS-2数字电路实验系统1台
三、实验内容
1.设计一个4位格雷码计数器。
格雷码的编码规则规则,任何相邻的两个编码中只有1个二进制位状态不同,表2给出两组最常用的格雷码的编码值,本实验只要求实现一种格雷码方案,从上面两个方案中任选其一。
表2格雷码
十进制数
格雷码
(1)
格雷码
(2)
0
0000
0000
1
0001
0100
2
0011
0110
3
0010
0010
4
0110
1010
5
1110
1011
6
1010
0011
7
1000
0001
8
1100
1001
9
0100
1000
2.设计一个4位可逆BCD计数器。
四、实验提示
1)首先按功能要求设计逻辑函数,然后用ABEL-HDL语言描述;
2)用ispExpert软件实现设计输入和编译综合,生成JEDEC类型的文件;
3)用编程器将JEDEC文件写入GALl6V8器件,然后进行测试(用单脉冲)并记录。
五、实验报告要求
1.写出实验的功能表(或逻辑函数)和ABEL语言程序;
2.给出器件测试的实验步骤和实验记录。
附录A常用实验器件引脚图
1、四2输入正与非门74LS00
1A
1B
1Y
2A
2B
2Y
GND
VCC
4B
4A
4Y
3B
3A
3Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
A
B
Y
2、六反向器74LS04
1A
1Y
2A
2Y
3A
3Y
GND
VCC
6A
6Y
5A
5Y
4A
4Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
A
Y
3、四2输入正或非门74LS28
1Y
1A
1B
2Y
2A
2B
GND
VCC
4Y
4B
4A
3Y
3B
3A
1
2
3
4
5
6
7
14
13
12
11
10
9
8
A
B
Y
4、四2输入异或门74LS86
1A
1B
1Y
2A
2B
2Y
GND
VCC
4B
4A
4Y
3B
3A
3Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
A
B
Y
5、双J-K触发器(带清除端)74LS73A
1CLK
1CLR
1K
Vcc
2CLK
2CLR
2J
1J
1Q
1Q
GND
2K
2Q
2Q
1
2
3
4
5
6
7
14
13
12
11
10
9
8
Q
Q
J
CLK
K
CLR
J-K触发器真值表
输入
输出
CLR
CLK
J
K
Q
L
X
X
X
L
H
H
↓
L
L
Q0
H
↓
L
H
L
H
H
↓
H
H
翻
转
H
H
X
X
Q0
6、双D正边沿触发器(带预置和清除端)74LS74
1CLR
1D
1CLK
1PR
1Q
1Q
GND
Vcc
2CLR
2D
2CLK
2PR
2Q
2Q
1
2
3
4
5
6
7
14
13
12
11
10
9
8
Q
Q
PR
D
CLK
CLR
D触发器真值表
输入
输出
PR
CLR
CLK
D
Q
L
H
X
X
H
L
H
L
X
X
L
H
L
L
X
X
H
H
H
H
↑
H
H
L
H
H
↑
L
L
H
H
H
L
X
Q0
7、三态输出的四总线缓冲器74LS125
1C
1A
1Y
2C
2A
2Y
GND
VCC
4C
4A
4Y
3C
3A
3Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
Y=A
C为高时输出禁止
A
C
Y
8、双2:
4线译码器/分配器74LS139
1G
1A
1B
1Y0
1Y1
1Y2
1Y3
GND
VCC
2G
2A
2B
2Y0
2Y1
2Y2
2Y3
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
真值表
输入
输出
允许
G
选择
BA
Y0Y1Y2Y3
H
XX
HHHH
L
LL
LHHH
L
LH
HLHH
L
HL
HHLH
L
HH
HHHL
9、GAL16V8
I/CLK
I
I
I
I
I
I
I
I
GND
VCC
I/O/Q
I/O/Q
I/O/Q
I/O/Q
I/O/Q
I/O/Q
I/O/Q
I/O/Q
I/OE
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
10、双4:
1线数据选择器/多路开关74LS153
1G
B
1D3
1D2
1D1
1D0
1Y
GND
VCC
2G
A
2D3
2D2
2D1
2D0
2Y
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
真值表
选通
G
选择输入
BA
数据输入
D0D1D2D3
输出
Y
H
XX
XXXX
L
L
LL
LXXX
L
L
LL
HXXX
H
L
LH
XLXX
L
L
LH
XHXX
H
L
HL
XXLX
L
L
HL
XXHX
H
L
HH
XXXL
L
L
HH
XXXH
H
11、同步十进制计数器74LS162
Clear
Clock
A
B
C
D
EnableP
GND
VCC
Carry
QA
QB
QC
QD
EnableT
Load
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
⑴Clock为计数时钟,上升沿计数。
⑵Clear为同步清除,低电平有效。
⑶Load为同步预置,低电平有效。
⑷D、C、B、A为数据预置端,D为最高位。
⑸QD、QC、QB、QA为计数输出,QD为最高位。
⑹Carry为进位输出,高电平有效,其宽度与QA相等。
⑺EnableT和EnableP为高时,允许计数,
EnableT为低时,禁止Carry输出。