集成电路制造基本工艺台阶覆盖问题.docx

集成电路制造基本工艺台阶覆盖问题.docx

《集成电路制造基本工艺台阶覆盖问题.docx》由会员分享，可在线阅读，更多相关《集成电路制造基本工艺台阶覆盖问题.docx（7页珍藏版）》请在冰豆网上搜索。

集成电路制造基本工艺台阶覆盖问题

集成电路制造工艺

—台阶覆盖问题

（西安电子科技大学微电子学院，西安710071）

摘要：

在特性尺寸减小状况下,最具挑战性问题之一就是如何在小通孔和互连线中实现保形阶梯覆盖.随着科学技术发展，以及社会需求，老式淀积工艺面临巨大挑战，如何适应社会需求，克服工艺中关于台阶覆盖性问题困难，寻找更加有效办法迫在眉睫。

初期物理气相淀积（PVD）重要制备金属薄膜，且台阶覆盖性差。

化学汽相淀积（CVD）过去始终是薄膜半导体器件淀积主力。

对于不同晶粒尺寸,咱们都可以实现良好淀积产出率和相应阶梯覆盖，该技术采用挥发性前驱物，受热分解淀积在衬底上形成高质量薄膜。

但用在当前及下一代模块所需极具挑战性器件构造时，这种常规工艺局限性就很明显。

原子层淀积（ALD）是超越CVD技术，迅速被承认是需要精准控制厚度、台阶覆盖和保形性时应选用新技术。

核心词：

半导体工艺CVDPVDALD台阶覆盖办法

Abstract：

Inthecharacteristicdimensionsofdecreased，thechallengingoneoftheproblemsishowlittlethroughholesintheinterconnectandrealizetheshapestepcoverage.Withthedevelopmentofscienceandtechnology，andtheneedsofthecommunity，thetraditionaldepositionprocessisfacingagreatchallenge，howtoadapttotheneedsofthecommunity，toovercomethestepsintheprocessofcoveragethedifficultyoftheproblem，findamoreeffectivemethodisimminent.Theearlyphysicalvapourdeposition（PVD）mainpreparationmetalfilmandstepsandpoorcoverage.Chemicalvapordeposition（CVD）usedtobethinfilmdepositionofmainsemiconductordevices.Fordifferentgrainsize，wecanachievegooddepositionoutputandthecorrespondingstepcoverage，thistechnologyUSESvolatileprecursors，thermaldecompositiondepositioninthesubstrateformhighqualityfilm.Butwiththecurrentandthenextgenerationmoduleinthechallengingdevicestructure，thelimitationsofconventionaltechnologywasevident.Atomiclayerdeposition（ALD）isbeyondCVDtechnology，rapidrecognitionisneedprecisioncontrolthickness，stepsandtheformsexcoveredwhenthenewtechnologyshouldbechosen

Keywords：

semiconductor;process；CVDPVD;ALD；stepcoverage;means

1.引言

台阶覆盖性是半导体工艺过程淀积中非常重要一种问题，金属和合金作为溅射靶材在微电子中有诸多应用,涉及接触、通孔、互连线、防止铜扩散阻挡层和铜电镀前铜种子层。

其中最具挑战性问题之一就是如何在小通孔和互连线中实现保形阶梯覆盖。

保形覆盖：

所有图形上淀积薄膜厚度相似，也称共性（conformal）覆盖。

抱负或一致性台阶覆盖如图2a所示，沿着台阶所有界面膜层厚度是均匀，无论表面几何形状，反映淀积物在台阶表面吸附后迅速迁移，才干使薄膜厚度均匀。

图2b为非均匀覆盖。

2.台阶覆盖意义

高水平工艺良品率是生产性能可靠芯片并获得收益核心所在。

台阶覆盖意义在于半导体集成电路器件性能，可靠性以及生产效率和工艺良品率提高均有这种大影响。

3.各种淀积工艺比较

①.物理气相淀积（PVD）

PVD是英文PhysicalVaporDeposition（物理气相沉积）缩写，是在真空条件下，采用低电压、大电流电弧放电技术，运用气体放电使靶材蒸发并使被蒸发物质与气体都发生电离，运用电场加速作用，使被蒸发物质及其反映产物沉积在工件上。

物理气相沉积具备金属汽化特点，与不同气体发应形成一种薄膜涂层。

今天所使用大多数PVD办法是电弧和溅射沉积涂层。

这两种过程需要在高度真空条件下进行。

Ionbond阴极电弧PVD涂层技术在20世纪70年代后期由前苏联创造，如今，绝大多数刀模具涂层使用电弧沉积技术。

当前物理气相沉积分为三类，射频直流溅射、PLD、ionbeam。

1.工艺温度

典型PVD涂层加工温度在250℃—450℃之间，但在有些状况下根据应用领域和涂层质量，PVD涂层温度可低于70℃或高于600℃进行涂层。

2.涂层合用典型零件。

PVD适合对绝大多数刀具模具和部件进行沉积涂层，应用领域涉及刀具和成型模具，耐磨部件，医疗装置和装饰产品。

材料涉及钢质，硬质合金和经电镀塑料。

3.典型涂层类型

涂层类型有TiN，ALTIN，TiALN，CrN，CrCN，TiCN和ZrN，复合涂层涉及TiALYN或W—C:

H/DLC。

涂层厚度普通2~5um，但在有些状况下，涂层薄至0.5um，厚至15um装载容量。

涂层种类和厚度决定工艺时间普通工艺时间为3~6小时。

4.加工过程长处

适合各种材质，涂层多样化，减少工艺时间，提高生产率，较低涂层温度，零件尺寸变形小，对工艺环境无污染

5.缺陷

由于不同粒子溅射速率不同，因此物理气相沉积薄膜组分控制比较困难，台阶覆盖性差台阶覆盖性差（~15%）和空隙填充能力差。

由于PVD工艺是通过轰击靶材而溅射淀积到硅片上，因而极易形成沟槽顶部突悬（overhang），同步会浮现底部厚、侧壁薄状况（图3）。

这样典型形貌最后将导致开口过小而影响铜电镀，无法形成无孔洞缝隙填充。

此外，随着节点减小，阻挡层横截面积相对于铜导线占整个导线横截面积比例变得越来越大。

但是，事实上只有铜才是真正电流导体，因而阻挡层厚度严重影响了铜导线有效阻值。

这就规定TaN阻挡层非常薄，普通不大于120A，对薄膜一致性和均匀性规定极高。

②.化学气相淀积（CVD）

化学气相沉积（CVD）（ChemicalVaporDeposition）是半导体工业中应用最为广泛用来沉积各种材料技术，涉及大范畴绝缘材料，大多数金属材料和金属合金材料。

从理论上来说，它是很简朴：

两种或两种以上气态原材料导入到一种反映室内，然后她们互相之间发生化学反映，形成一种新材料，沉积到晶片表面上。

淀积氮化硅膜（Si3N4）就是一种较好例子，它是由硅烷和氮反映形成。

然而，事实上，反映室中反映是很复杂，有诸多必要考虑因素，沉积参数变化范畴是很宽：

反映室内压力、晶片温度、气体流动速率、气体通过晶片路程（如图4所示）、气体化学成分、一种气体相对于另一种气体比率、反映中间产品起作用、以及与否需要其他反映室外外部能量来源加速或诱发想得到反映等。

额外能量来源诸如等离子体能量，固然会产生一整套新变数，如离子与中性气流比率，离子能和晶片上射频偏压等。

然后，考虑沉积薄膜中变数：

如在整个晶片内厚度均匀性和在图形上覆盖特性（后者指跨图形台阶覆盖），薄膜化学配比（化学成分和分布状态），结晶晶向和缺陷密度等。

固然，沉积速率也是一种重要因素，由于它决定着反映室产出量，高沉积速率经常要和薄膜高质量折中考虑。

反映生成膜不但会沉积在晶片上，也会沉积在反映室其她部件上，对反映室进行清洗次数和彻底限度也是很重要。

　　CVD技术经常通过反映类型或者压力来分类，涉及低压CVD（LPCVD），常压CVD（APCVD），亚常压CVD（SACVD），超高真空CVD（UHCVD），等离子体增强CVD（PECVD），高密度等离子体CVD（HDPCVD）以及快热CVD（RTCVD）。

然后，尚有金属有机物CVD（MOCVD），依照金属源自特性来保证它分类，这些金属典型状态是液态，在导入容器之前必要先将它气化。

并且，近来，单片淀积工艺推动并导致产生了新CVD反映室构造。

这些新构造中绝大多数都使用了等离子体，其中一某些是为了加快反映过程，也有某些系统外加一种按钮，以控制淀积膜质量。

在PECVD和HDPCVD系统中有些方面还特别令人感兴趣是通过调节能量，偏压以及其他参数，可以同步有沉积和蚀刻反映功能。

通过调节淀积：

蚀刻比率，有也许得到一种较好缝隙填充工艺。

③.原子层淀积（ALD）

原子层淀积（ALD）是超越CVD技术，迅速被承认是需要精准控制厚度、台阶覆盖和保形性时应选用新技术。

ALD是一层一层生长工艺，每一周期有自约束，因而对于超薄层生长控制要好得多。

ALD是在低于350℃温度下进行，而CVD规定温度高于600℃，这就减少了能集成更复杂材料系又不产生交叉污染或内扩散热预算工艺。

ALD技术对化学前驱物规定与合用于CVD那些材料不同。

ALD工艺与衬底表面前驱物化学性质关系极大。

特别是为了获得好粘附性和形

貌必要有较高反映性，但是在淀积单原子层过程中要制止再进入反映位置真正自约束生长。

对于化合物（如金属氧化物或金属氮化物）淀积，规定金属源和氧化/氮化化合物选取与工艺条件（重要是输运/生长温度）和所涉及二个或二个以上化学物间互相作用特别匹配。

控制这些规范就能开发提供最佳性能真正有自约束状态ALD工艺（图5）。

ALD抱负前驱物组合是由三甲基铝（Me3Al，TMA）和水交替脉冲淀积Al2O3。

羟基覆盖表面TMA高反映性保证了Al中心完全覆盖和粘合，虽然是对最短暂暴露亦如此。

但是，吸附物质进一步互相作用稳定性和TMA保证淀积热稳定性限于此一反映阶段，在所用低温度下没有CVD发生。

H2O附加物恢复了羟基化表面，可用于下一种淀积循环（图6）。

DRAM制造在其65nm节点电容构造中采用Al2O3作为高k材料，抱负ALD工艺应足以满足其规定。

如前所述，ALD技术完全能与所需其他原则加工环节集成。

CVD工艺无法淀积纵横比不不大于10:

1构造，而ALD办法能满足纵横比为100:

1构造。

对于构造几何图形挑战性并不大逻辑器件来说，已经推迟使用Al2O3，当Si基氧化物最后完全被取代时，Al2O3的确也许被其他材料超越。

其他新型前驱物研究

采用代替材料激发了谋求最佳前驱物和工艺参数研究。

可惜是，颇有潜力材料系涉及不同化学材料，因此采用与TMA类似分子并不总是也许。

已用附于金属中心二个或者三个不同组别摸索重要化合物，以影响反映性、稳定性和可挥发性。

在这些鉴别准则中，气化稳定性趋向于排除某些最有也许源材料。

虽然有许多金属有机化合物，但只有几种可以完全转变为浓缩气相而没有任何分解。

引入气相是实现均匀接触衬底所必要，低挥发性材料严重地限制了工艺也许性。

普通说来，有用重要化合物涉及卤化物（i）、醇盐（ii）、烷基酰胺（iii）、烷基（iv）和烯烃（v），见图7。

研究铪和锌时，证明用甲基环戊二烯基、甲基和甲氧基化物组合能非常有效地提供合用于ALD分子。

混合配合基前驱物另一长处是，组分稍许变化可以用来产生对HVM较适当液态化合物。

正如上面提到，半导体器件制造商将来趋向于采用k值愈来愈高高k材料和能与它们相集成阻挡层/接触层。

依照ITRS，将来5-这些新型阻挡层/接触层会广泛采用。

为Al2O3开发技术已经向HfO2迈进，并直指ZnO2等等。

但是这些新材料寿命不会像过去常规产品那么长。

研究人员已经在研究超高k系材料，规定新化学材料和工艺能制造包括氧化钛、稀土氧化物和钡锶钛酸盐电容器和晶体管。

中华人民共和国国内大多数工艺还没有超越Al2O3。

但新工艺进入像SMIC这样芯片代工厂只是时间问题。

一旦做出决定就会迅速实行，而整个供应链密切合伙将是达到生产设备完善过渡和重新达到满负荷产能核心因素。

工艺中广泛将ALD用于高k、新电极材料、金属前介质和其他介质层（如氧化硅等），这规定对的化学材料组合。

器件越来越小而提供性能和功能则更强，化学材料仍在电子学革命中起着中坚作用，势头不减。

随着各个公司盼望分担R&D中开发成本和推动创新解决方案，整个供应链合伙限度将会持续提高。

此外，对COO关注将在电子工业中作用越来越重要，将来只会强化。

在新方式中存在大量机会，愈来愈受关注多学科合伙及化学材料是持续推动创新核心。

4.讨论

对许多金属和金属合金一种有趣争论就是，她们是通过物理气相沉积（PVD）还是通过化学气相沉积（CVD）能得到最佳沉积效果。

尽管CVD比PVD有更好台阶覆盖特性，但当前诸如铜子晶层和钽氮扩散层薄膜都是通过PVD来沉积，由于既有大量装置都是基于PVD系统，工程技术人员对PVD办法也有较高纯熟限度。

某些人建议，既然台阶覆盖特性越来越重要（特别是在通孔边墙覆盖），CVD办法将成为必不可少技术。

相似争论也存在于产生低k值介质材料方面：

是使用CVD办法好还是采用旋涂工艺好？

5.结论

当核心尺寸不断减小时,微电子应用对于生产工艺需求也在不断增长。

为了满足这个规定,已经开发了带有物理校准仪、离子化IMP和自离子化设备溅射系统。

但是,还是需要进一步系统淀积研究和理论建模来拟定最佳晶粒尺寸精确原则。

需要强调是,所有淀积产出率研究都必要使用老化限度相似靶,由于靶腐蚀形成凹槽中再淀积使得淀积产出率对于腐蚀凹槽深度非常敏感。

PVD虽然挑战巨大但颇有老当益壮风范，其自身技术上创新为延伸至更小节点创造了极为有利条件。

节点减小意味着沟槽更难填充，因此保证获得良好填充效果是当务之急。

采用淀积、刻蚀溅射相结合办法将铜从沟槽底部通过溅射转移至侧壁，同步将顶部突悬某些去除，由此得到覆盖性良好铜籽晶层，可满足3Xnm技术节点薄阻挡层淀积。

PVD工艺在淀积阻挡层和铜籽晶层时虽然存在某些问题。

但PVD工艺已经发展较为成熟，无论是铝线还是铜线均被广泛使用，其在产能、耗材成本等方面优势是ALD工艺无法比拟。

尽管使用ALD技术可以在高深宽比构造薄膜沉积时具备100%台阶覆盖率，对所淀积薄膜成分和厚度具备出众控制能力，能获得纯度很高、质量较好薄膜。

但ALD硬件成本高、淀积速度慢、生产效率低等缺陷仍大大限制了其在32nm节点与PVD一争高下。

CVD和PVD工艺这些迥别于过往变化与面目，无不显示出其延伸至更小节点潜质。

“发展才是硬道理”，这句话对CVD和PVD也许同样合用。

参照文献：

[1]GarySMay（著）代永平（译）.半导体制造技术人民邮电出版社11月第1版

[2]StephenA.Campbell（著）曾莹严利人等（译）.微电子制造科学原理与工程技术机械工业出版社2月

[3]严利人周卫刘道广.微电子制造技术概论清华大学出版社3月第1版

[4]史小波曹艳.集成电路制造工艺电子工业出版社

[5]林明祥.集成电路制造工艺机械工业出版社9月