数字逻辑综合练习.docx
《数字逻辑综合练习.docx》由会员分享，可在线阅读，更多相关《数字逻辑综合练习.docx（24页珍藏版）》请在冰豆网上搜索。
数字逻辑综合练习
数字逻辑综合练习
一、填空题
1.（3AD.08）16=（_________）10=（_____）8
2.CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成的。
3.二值逻辑中，变量的取值不表示_________，而是指______。
4.描述时序电路的逻辑表达式为_________、_____和驱动方程。
5.用组合电路构成多位二进制数加法器有_________和_____二种类型。
6.十进制数（119）10转换为八进制数是，二进制数（0011101010110100）2转换成十六进制数是。
7.组合逻辑电路在结构上不存在输出到输入的通路，因此输出状态不影响状态。
8.译码器的逻辑功能是将某一时刻的输入信号译成唯一的输出信号，因此通常称为译码器。
9.按照数据写入方式特点的不同，ROM可分为掩膜ROM，_________，_________。
10.时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入信号，而且还与电路有关，因此时序逻辑电路具有功能。
11.一个ROM的存储矩阵有64行、64列，则存储矩阵的存储容量为个存储。
12.低密度的PLD由输入缓冲器、、、输出缓冲器四部分功能电路组成。
13.十进制数（0.7875）10转换成八进制数是，十六进制数（1C4）16转换成十进制数是。
14.伴随着器件出现，逻辑函数的表示方法开始使用法。
15.门电路的输入、输出高电平赋值为，低电平赋值为，这种关系是负逻辑关系。
16.组合逻辑电路的输出只与当时的状态有关，而与电路的输入状态无关。
17.实现译码功能的组合逻辑电路称为，用来完成编码工作的组合逻辑电路称为。
18.时序逻辑电路的输出不仅和有关，而且和有关。
19.PLA是将ROM中的地址译码器改为发生器的一种可编程逻辑器件，其均可编程。
20.数字ISP逻辑器件有、、ispGAL三类。
21.十进制数（0.7875）10转换成八进制数是，十六进制数（1C4）16转换成十进制数是。
22.Moore和型时序电路的本质区别是。
23.逻辑门电路的输入端个数称为它的（ ）系数，门电路带同类门数量的多少称为它的（ ）系数。
24.组合逻辑电路在任意时刻的（）取决于（ ）。
25.设计多输出组合逻辑电路时，只有充分考虑（ ），才能使电路达到（）。
26.Mealy型时序逻辑电路的输出是（ ）的函数，Moore型时序逻辑电路的输出是（ ）的函数。
27.化简完全确定（）引用了状态（ ）的概念。
28.一个Mealy型“0011”序列检测器的最简状态表中包含（）个状态，电路中有（）个触发器。
29.消除组合逻辑电路中险象的常用方法有增加惯性延时环节、（ ）和（ ）三种。
30.时序逻辑电路按其状态改变是否受统一时种信号控制，可将其分为（ ）和（ ）两种类型。
31.逻辑代数的三条重要规则是指（）、反演规则和（ ）。
32.数字逻辑电路可分为（ ）和（ ）两大类。
33.全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（ ）功能的逻辑电路。
34.由与非门构成的基本R-S触发器，其约束方程为（ ）；由或非门构成的基本R-S触发器，其约束方程为（ ）。
35.全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（）功能的逻辑电路。
36.一个同步时序逻辑电路可以用输出函数表达式、（）和（ ）三组函数表达式描述。
37.（）电路任何时刻的稳定输出仅仅只决定于（ ）各个输入变量的取值。
38.逻辑代数的三条重要规则是指（）、（ ）和对偶规则 。
39.逻辑门电路的输入端个数称为它的（ ）系数，门电路带同类门数量的多少称为它的（ ）系数。
40.组合电路中的险象可根据输入变化前后输出是否相等而分为________和___________。
41.可靠性编码有____________、_____________。
42.二值逻辑中，变量的取值不表示_________，而是指__________。
43.可编程逻辑器件的编程方式可分为_____________和____________两类。
44.数字逻辑电路一般分为___________和____________。
45.时序电路一般由组合逻辑、____________和_________三部分组成。
46.判断一个电路是否可能产生险象的方法有_________和____________。
47.逻辑代数有3条重要规则，即___________、__________和对偶规则。
48.低密度的PLD由输入缓冲器、__________、__________、输出缓冲器四部分功能电路组成。
49.一个完整的VHDL程序包含：
库、程序包、_________、_________、配置等五个部分。
50.在由n个变量构成的任意“或”项中，使其值为1的变量取值组合数最多的一种“或”项，称为。
51.逻辑代数的基本运算是。
52.对于同一逻辑门电路，分别使用正逻辑和负逻辑表示输出和输入之间的逻辑关系，则其表达式互为：
。
53.由于竞争而在电路输出端可能产生尖峰脉冲的现象称为。
54.PN结是一个二极管，它具有导电特性。
55.可以直接将两个门电路的输出端连接在一起实现“线与”接法的TTL门电路如门电路。
56.组合逻辑电路的竞争-冒险是一种瞬态现象，可分为：
冒险和冒险两种。
57.从逻辑功能的特点上，将数字集成电路分类为：
和两类。
二、选择题
1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为（）
A.8B.82C.28D.16
2.如果编码0100表示十进制数4，则此码不可能是（）
A.8421BCD码B.5211BCD码C.2421BCD码D.余3循环码
3.构成移位寄存器不能采用的触发器为（）
A.R-S型B.J-K型C.主从型D.同步型
4.555定时器构成的单稳态触发器输出脉宽tw为（）
A.1.3RCB.1.1RCC.0.7RCD.RC
5.以下PLD中，与、或阵列均可编程的是（）器件。
A.PROMB.PALC.PLAD.GAL
6．函数F（A,B,C,D）=∑m（1,3,4,6,8,10），它的卡诺图如右图所示。
函数的最简与或表达式F=。
A．
B．
C．
D．
7．组合电路是指组合而成的电路。
A．触发器B．门电路C．计数器D．寄存器
8．电路如右图所示，经CP脉冲作用后，欲使Qn+1=Q，则A，B输入应为。
A．A=0，B=0B．A=1，B=1
C．A=0，B=1D．A=1，B=0
9．一位十进制计数器至少需要个触发器。
A．3B．4C．5D．10
10．n个触发器构成的扭环计数器中，无效状态有个。
A．nB．2nC．2n-1D．2n-2n
11．GAL器件的与阵列，或阵列。
A．固定，可编程B．可编程，可编程
C．固定，固定D．可编程，固定
12．下列器件中是现场片。
A．触发器B．计数器C．EPROMD．加法器
13．IspLSI器件中，缩写字母GLB是指。
A．全局布线区B．通用逻辑块C．输出布线区D．I/O单元
14．在下列逻辑部件中，不属于组合逻辑部件的是。
A．译码器B．编码器C．全加器D．寄存器
15．八路数据选择器，其地址输入端（选择控制段）有个。
A．8B．2C．3D．4
16．为将D触发器转换为T触发器，下图所示电路虚线框内应是。
A．或非门
B．与非门
C．异或门
D．同或门
17．用n个触发器构成计数器，可得到最大计数摸是。
A．nB．2nC．2nD．2n-1
18．
（A）ABC（B）A+B+C（C）
（D）
19．或非门构成的基本RS触发器，输入端SR的约束条件是（）
（A）SR=0（B）SR=1（C）
（D）
20．一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。
（A）保持原态（B）置0（C）置1（D）翻转
21．在CP作用下，欲使D触发器具有Qn+1=
的功能，其D端应接（）
（A）1（B）0（C）
（D）
22．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（）。
（A）
（B）
（C）
（D）
23.下列电路中属于数字电路的是（ ）。
A.差动放大电路 B.集成运放电路
C.RC振荡电路 D.逻辑运算电路
24.余3码10001000对应的2421码为（ ）。
A.01010101 B.10000101
C.10111011 D.11101011
25.表示任意两位十进制数，需要（ ）位二进制数。
A.6 B.7
C.8 D.9
26.n个变量可以构成（ ）个最大项。
A.n B.2n
C.2n D.2n-1
27.下列触发器中，没有约束条件的是（ ）。
A.主从R-S触发器 B.基本R-S触发器
C.主从J-K触发器 D.以上均有约束条件
28.组合逻辑电路中的险象是由于（ ）引起的。
A.电路未达到最简 B.电路有多个输出
C.电路中的时延 D.逻辑门类型不同
29.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）。
A.状态数目更多 B.状态数目更少
C.触发器更多 D.触发器一定更少
30.用0011表示十进制数2，则此码为（ ）。
A.余3码 B.5421码
C.余3循环码 D.格雷码
31.标准与或式是由（ ）构成的逻辑表达式。
A.与项相或 B.最小项相或
C.最大项相与 D.或项相与
32.（ ）的输出端可以直接相连，实现线与。
A.一般TTL与非门 B.集电极开路TTL与非门
C.一般CMOS与非门 D.一般TTL或非门
33.J-K触发器在CP时钟脉冲作用下，要使得Q（n+1）=Qn，则输入信号必定不会为（ ）。
A.J=K=0 B.J=Q,K=
C.J=Q,K=Q D.J=Q,K=0
34.设计一个五位二进制码的奇偶位发生器电路（偶校验码），需要（ ）个异或门。
A.2 B.3
C.4 D.5
35.A⊕1⊕0⊕1⊕1⊕0⊕1=（ ）。
A.A B.
C.0 D.1
36.AB
+A
在四变量卡诺图中有（）个小格是“1”。
A.13 B.12
C.6 D.5
37.八路数据分配器，其地址输入（选择控制）端有（）个。
A．1B．2
C．3D．8
38.
电路如右图所示，经CP脉冲作用后，欲使Qn+1=Qn，则A，B输入应为（）。
A．A=0，B=QB．A=1，B=1
C．A=0，B=1D．A=1，B=0
39.一位十进制计数器至少需要（）个触发器。
A．3B．4
C．5D．10
40.下列电路中属于数字电路的是（ ）。
A.差动放大电路 B.集成运放电路
C.RC振荡电路 D.逻辑运算电路
41.余3码10001000对应的2421码为（ ）。
A.01010101 B.10000101
C.10111011 D.11101011
42.表示任意两位十进制数，需要（ ）位二进制数。
A.6 B.7
C.8 D.9
43.n个变量可以构成（ ）个最大项。
A.n B.2n
C.2n D.2n-1
44.下列触发器中，没有约束条件的是（ ）。
A.主从R-S触发器 B.基本R-S触发器
C.主从J-K触发器 D.以上均有约束条件
45.实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A.4 B.8
C.10 D.12
46.组合逻辑电路中的险象是由于（ ）引起的。
A.电路未达到最简 B.电路有多个输出
C.电路中的时延 D.逻辑门类型不同
47.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）。
A.状态数目更多 B.状态数目更少
C.触发器更多 D.触发器一定更少
48.用0011表示十进制数2，则此码为（ ）。
A.余3码 B.5421码
C.余3循环码 D.格雷码
49.标准与或式是由（ ）构成的逻辑表达式。
A.与项相或 B.最小项相或
C.最大项相与 D.或项相与
50.（ ）的输出端可以直接相连，实现线与。
A.一般TTL与非门 B.集电极开路TTL与非门
C.一般CMOS与非门 D.一般TTL或非门
51.J-K触发器在CP时钟脉冲作用下，要使得Q（n+1）=Qn，则输入信号必定不会为（ ）。
A.J=K=0 B.J=Q,K=
C.J=Q,K=Q D.J=Q,K=0
52.设计一个五位二进制码的奇偶位发生器电路（偶校验码），需要（ ）个异或门。
A.2 B.3
C.4 D.5
53.A⊕1⊕0⊕1⊕1⊕0⊕1=（ ）。
A.A B.
C.0 D.1
54.AB
+A
在四变量卡诺图中有（）个小格是“1”。
A.13 B.12
C.6 D.5
55.完全确定原始状态表中的五个状态A、B、C、D、E，若有效对A和B，B和D，C和E，则最简状态表中只含（ ）个状态。
A.2 B.3
C.1 D.4
56.一个8位的模/数（A/D）转换器，如果参考电压VREF=5V，输入电压VIN=2.5V，则转换结果为：
（）。
A.4B.8
C.64D.128
57.根据反演规则可知，逻辑函数
的反函数为（）。
A.
B．
C．
D．
58.要使J-K触发器的次态与现态相反，J和K的取值应为（）。
A.00B.11
C.01D.10
59.GAL器件是指（）
A．随机读写存储器B. 可编程逻辑阵列
C.通用阵列逻辑D.现场可编程门阵列
1.组合电路是指（）组合而成的电路。
A．触发器B．门电路
C．计数器D．寄存器
2.八路数据分配器，其地址输入（选择控制）端有（）个。
A．1B．2
C．3D．8
3.
电路如右图所示，经CP脉冲作用后，欲使Qn+1=Qn，则A，B输入应为（）。
A．A=0，B=QB．A=1，B=1
C．A=0，B=1D．A=1，B=0
4.一位十进制计数器至少需要（）个触发器。
A．3B．4
C．5D．10
5.EPROM的与阵列（），或阵列（）。
A．固定，可编程B．可编程，固定
C．固定，固定D．可编程，可编程
6.在ispLSI器件中，GRP是指（）。
A．全局布线区B．通用逻辑块
C．输出布线区D．输入输出单元
7.双向数据总线可以采用（）构成。
A.译码器B．三态门
C．与非门D．多路选择器
8.同步时序电路设计中，状态编码采用相邻编码法的目的是（ ）。
A.减少电路中的触发器 B.提高电路速度
C.提高电路可靠性 D.减少电路中的逻辑门
9.设计一个8421码加1计数器，至少需要（ ）个触发器。
A.3 B.4
C.6 D.10
10.三极管作为开关时工作区域是（ ）。
A.饱和区+放大区 B.击穿区+截止区
C.放大区+击穿区 D.饱和区+截止区
11.（ ）触发器不可以用来构成移位寄存器。
A.基本R-S B.同步R-S
C.同步D D.边沿D
12.余三码10001000对应的2421码为（ ）。
A.01010101 B.10000101
C.10111011 D.11101011
13.实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）。
A.4入4出 B.8入8出
C.8入4出 D.8入5出
14.要使J-K触发器在时钟作用下的次态与现态相反，J和K的取值应为（ ）。
A.00 B.11
C.01 D.01或10
15.基本RS触发器当（ ）时，出现输出的不确定状态。
A.两输入同为0 B.两输入同为1
C.置位端输入1 D.复位端输入1
16.同步RS触发器是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个（ ）构成的。
A.与或门 B.或非门
C.与非门 D.D触发器
17.F（A，B，C）的任意两个最小项之积=（）。
A.0B.1
C.
D.ABC
18.所谓（）是触发器对CP脉冲进行计数，即触发器在逐个CP脉冲的作用下，产生0和1两个状态的交替变化。
A.原始状态B.翻转
C.计数状态D.空翻
19.某四变量函数卡诺图中有8个“1”几何相邻，合并成一项可消去（）个变量。
A.1B.2
C.3D.4
20.一个8位的模/数（A/D）转换器，如果参考电压VREF=5V，输入电压VIN=2.5V，则转换结果为：
（）。
A.4B.16
C.64D.128
21.下列物理量中，不属于数字量的有（）。
A.开关状态B.温度
C.机械钟上的时间D.指示灯状态
22.表示任意两位十进制数，需要（ ）位二进制数。
A.6 B.7
C.8 D.9
23.用与非门构成的基本RS触发器当（）时，出现输出的不确定状态。
A.两输入同为0B.两输入同为1
C.置位端输入1D.复位端输入1
24.同步RS触发器是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个（）构成的。
A.与或门B.或非门
C.与非门D.D触发器
25.
，则F=（）。
A.ABCB.A+B+C
C.
D.
26.欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是（）。
A.5B.6
C.10D.53
27.或非门构成的基本RS触发器，输入端SR的约束条件是（）。
A.SR=0B.SR=1
C.
D.
28.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。
A.保持原态B.置0
C.置1D.翻转
29.在CP作用下，欲使D触发器具有Qn+1=
的功能，其D端应接（）。
A.1B.0
C.
D.
30.比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（）。
A.
B.
C.
D.
31.74LS160十进制计数器它含有的触发器的个数是（）。
A.1个B.2个
C.4个D.6个
32.主从触发器的触发方式是（）。
A.CP=1B.CP上升沿
C.CP下降沿D.分两次处理
33.以下哪一条不是消除竟争冒险的措施（）。
升级会员 