A.
B.
C.
D.
10.两个1位二进制数A和B相比较，可以用（）作为A=B的输出信号Y（A=B）。
A.
B.
C.
D.
11.一个4选1数据选择器的地址端有（）个。
A.8B.1C.3D.2
12.在8线－3线优先编码器74HC148中，扩展端
的低电平输出信号表示（）。
A.“电路工作，但无编码输入”B.“电路工作，而且有编码输入”
第五章：
1.为实现将D触发器转换成
触发器，应使（）。
A.D=QB.D=
C.D=T
2.为实现将D触发器转换成T触发器，应使（）。
A.D=QB.D=
C.D=TD.
3.为实现将JK触发器转换成
触发器，应使（）。
A.J=K=TB.J=K=1C.
D.
4.JK触发器，在J=K=1时，加上时钟脉冲，则触发器（）
A.保持原态B.置0C.置1D.翻转
5.一个触发器可记录一位二进制代码，它有（）个稳态。
A.0B.1C.2D.4
6.存储8位二进制信息需要（）个触发器。
A.2B.3C.4D.8
7.JK触发器，在J=0，K=1时，加上时钟脉冲，则触发器（）
A.保持原态B.置0C.置1D.翻转
8.对于T触发器，若原态Q=0，欲使次态
，应使输入端T=（）。
A.0B.1C.QD.
9.对于T触发器，若原态Q=1，欲使次态
，应使输入端T=（）。
A.0B.1C.QD.
第六章：
1.下列说法正确的是（）。
A.编码器是时序逻辑电路。
B.计数器是时序逻辑电路。
C.单稳态触发器有两个稳定状态。
D.寄存器是组合逻辑电路。
2.以下集成电路属于计数器的是（）。
A.74LS138B.74LS148C.74LS160D.74LS151
3.Moore型时序逻辑电路的输出是（）的函数。
A.输入B.系统状态C输入和系统状态
4.某计数器的输出波形如下图所示，该计数器是（）进制计数器。
A.4B.5C.6D.7
5.4位移位寄存器作环形计数器时，会有（）个无效状态。
A.8B.10C.12D.16
6.一个4位的二进制减法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（）。
A.1100B.1000C.0111D.1010
7.一位8421BCD码计数器至少需要（）个触发器。
A.3B.4C.5D.10
8.用同步二进制计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
A.10B.6C.7D.8
9.4位移位寄存器，串行输入时经（）个脉冲后，4位数码全部移入寄存器中。
A.2B.4C.10D.16
第七章：
1.要构成容量为4K×8的RAM，需要（）片容量为256×8的RAM。
A.4B.8C.16D.32
2.寻址容量为256K×4的RAM需要（）根地址线。
A.4B.8C.16D.18
3.一个容量为512×1的静态RAM具有（）。
A.地址线9根，数据线1根B.地址线1根，数据线9根
C.地址线512根，数据线9根D.地址线9根，数据线512根
第八章：
1.PROM、PAL两种可编程器件中，（）是可编程的。
A.PROM的与门阵列和或门阵列B.PAL的与门阵列
C.PAL的与门阵列和或门阵列D.PROM的与门阵列
2.下列哪种不属于高密度PLD？
（）
A.EPLDB.CPLDC.GALD.FPGA
3.FPLA是一种（）的可编程逻辑器件。
A.与阵列可编程、或阵列固定B.与阵列固定、或阵列可编程
C.与、或阵列固定D.与、或阵列都可编程
第十章：
1.石英晶体多谐振荡器的突出优点是（）。
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭
2.TTL单定时器型号的最后几位数字为（）。
A.555B.556C.7555D.7556
3.CMOS双定时器型号的最后几位数字为（）。
A.555B.556C.7555D.7556
第十一章：
1.4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种。
A.1B.2C.4D.8
2.将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（）。
A.采样B.量化C.保持D.编码
3.一个无符号8位数字量输入的DAC，其分辨率为（）。
A.1B.3C.4D.8
二、填空题（每题3分）
第一章：
1.（5.375）10＝（）2
（3D.4）16＝（）10＝（）8
2.（54.375）10＝（）2
（8F.4）16＝（）10＝（）8
3.（37.375）10＝（）2
（2C.4）16＝（）10＝（）8
第二章：
1.逻辑代数的基本运算有、和三种。
2.逻辑代数的三种基本定理是、和。
3.函数Y＝AB＋BC的最小项表达式为。
第六章：
1.数字电路按照是否有记忆功能通常可分为两类：
和。
2.欲设计七进制计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。
3.五个D触发器构成环形计数器，其计数长度为。
4.鉴于时序电路在工作时是在电路的有限个状态间按一定的规律转换的，所以又将时序电路称为。
5.环形计数器的突出优点是，主要缺点是。
6.欲设计一个37进制的计数器至少需要用片74LS160。
第七章：
1.某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，则它的最大存储量是。
2.若存储器的容量为512K×8位，则地址代码应取位。
3.一个容量为1024×8位的静态RAM有根地址线，根数据线。
第十一章：
1.和是衡量A/D转换器和D/A转换器性能优劣的主要标志。
2.权电阻网络D/A转换器的优点，缺点是。
3.在D/A转换器和A/D转换器中通常用和来描述转换精度。
三、化简题（每小题4分）
1.
2.
3.
4.
5.
6.
7.
8.
9.
四、综合题
第四章：
（每题7分）
1.分析下图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
2.分析下图电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
3.分析下图电路，写出输出Z的逻辑函数式。
74HC151为8选1数据选择器，输出的逻辑函数式为
。
4.试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。
5.试用4选1数据选择器74HC153产生逻辑函数
。
6.试用8选1数据选择器74HC151产生逻辑函数
。
第五章：
1.在下图所示电路中，若
的电压波形如图中所示，试画出
和
端与之对应的电压波形。
假定触发器的初始状态为
。
2.已知脉冲触发JK触发器输入端J、K和CLK的电压波形如下图所示，试画出
和
端对应的电压波形。
假定触发器的初始状态为
。
3.已知CMOS边沿触发方式JK触发器各输入端的电压波形如下图所示，试画出
和
端对应的电压波形。
第六章：
1.分析下图计数器电路，说明这是多少进制的计数器。
画出该电路的状态转换图（按Q3Q2Q1Q0排列）。
2.分析下图计数器电路，说明这是多少进制的计数器。
画出该电路的状态转换图（按Q3Q2Q1Q0排列）。
3.试分析下图的计数器在M＝1和M＝0时各为几进制。
4.分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
5.分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
6.分析下图给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。
A为输入变量。
升级会员 