组成原理考前辅导复习题.docx
《组成原理考前辅导复习题.docx》由会员分享，可在线阅读，更多相关《组成原理考前辅导复习题.docx（11页珍藏版）》请在冰豆网上搜索。
组成原理考前辅导复习题
1、填空题
1、在带符号数的编码方式中，零的表示是唯一的有补码和移码。
2、设机器字长为16位，浮点数表示时，阶码5位，阶符1位，数符1位，尾数9位。
最大浮点数为[1-2（-9）]×2（31），
最小浮点数为[1-2（-9）]×（-2）（31）。
3、浮点乘除法运算的运算步骤包括：
阶码运算、结果规格化、溢出判断、尾数乘除法运算和舍入处理。
（课本P52）
4、主存储器和CPU之间增加cache的目的是解决CPU和主存之间速度不匹配问题。
5、磁盘的技术指标可用平均存取时间衡量，它包括平均找道时间和平均等待时间两个部分。
（课本P216）
6、某存储器数据总线宽度为32位，存取周期为25ms，则其带宽是128Mb/s。
7、在单总线结构的计算机系统中，每个时刻只能有两个设备进行通信，在这两个设备中，获得总线控制权的设备叫主设备，由它指定并与之通信的设备叫从设备。
8、CPU周期也称为机器周期，一个CPU周期包括若干个节拍脉冲。
（课本P140-141）
9、USB端口通过使用集线器，可以使一台微机连接的外部设备数多达127台。
10、中断处理过程可以嵌套进行，优先级高的设备可以中断优先级低的中断服务程序。
11、计算机硬件直接能执行的程序是机器（码）语言程序，高级语言编写的源程序必须经过编译程序（高级语言处理程序）翻译，计算机才能执行。
12、表示一个32×32点阵的汉字字形码需128字节。
13、设有效信息位的位数为N，校验位数为K，则能够检验出一位出错并能自动纠错的海明校验码应满足的关系是（2×K）-1≥N+K。
14、在补码加减运算中，符号位与数据按同样的规则参加运算，符号位产生的进位自动丢失。
15、DMA控制器和CPU分时使用总线的方式有CPU暂停、周期挪用和交替访问。
16、主存储器和CPU之间增加cache的目的是解决CPU和主存之间速度不匹配问题。
（与T4重复了）
17、操作数直接出现在指令的地址码字段中的寻址方式称为立即寻址操作数所在内存单元地址直接出现在指令的地址码字段中的寻址方式称为直接寻址。
18、在单总线、双总线、三总线三种系统中，从信息流传送效率的角度看，单总线的工作效率最低，从吞吐量来看，三总线的工作效率最强。
19、微程序控制器的核心部件是控存，它一般由ROM（或EPROM或EEPROM）构成。
20、CPU对输入输出设备的访问，采用按地址访问的形式，对I/O设备编址的方法，目前采用方式主要有：
独立编址和统一编址，其中独立编址需要专门的I/O指令支持。
2、选择题
1、设寄存器R的内容（R）=1000H，内存单元1000H的内容为2000H，内存单元2000H的内容为3000H，PC的值为4000H，若采用相对寻址方式，-2000H（PC）访问的操作数是C。
A、1000HB、2000HC、3000HD、4000H
2、冯诺依曼存储程序的思想是指C
A、只有数据存储在存储器
B、只有程序存储在存储器
C、数据和程序都存储在存储器
D、数据和程序都不存储在存储器
3、向量中断与非向量中断的区别在于D
A、非向量中断是单一中断源的中断，而向量中断是多中断源的中断
B、非向量中断只有中断处理程序入口，而向量中断有多个中断处理程序入口
C、非向量中断是单级中断，而向量中断可以实现多级中断
D、非向量中断不能作为中断隐指令，而向量中断可以形成隐指令。
4、下列几项中，不符合RISC指令系统特点的是B
A、指令长度固定，指令种类少
B、寻址方式种类尽量多，指令功能尽可能强
C、增加寄存器的数目，以尽量减少访存次数
D、选取使用频率最高的一些简单指令以及很少用但不复杂的指令
5、现代计算机组织结构是以B为核心，其基本结构遵循冯诺依曼思想
A、寄存器B、存储器C、运算器D、控制器
6、某机字长64位，其中1位符号位，63位尾数，若用定点小数表示，则最大正小数为：
B
A、+[1-2（-64）]B、+[1-2（-63）]C、264D、263
7、下列论述中，正确的是D
A、已知[X]原求[X]补的方法是：
在[X]原的末位加1
B、已知[X]补求[-X]补的方法是：
在[X]补的末位加1
C、已知[X]原求[X]补的方法是：
将尾数连同符号位一起取反，再在末位加1
D、已知[X]补求[-X]补的方法是：
将尾数连同符号位一起取反，再在末位加1
8、浮点数的表示范围取决于A
A、阶码的位数B、尾数的位数C、阶码采用的编码D、尾数采用的编码
9、在24×24点阵的汉字字库中，一个汉字的点阵占用的字节数为D
A、2B、9C、24D、72
10、假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编码是B
A、10011010B、11010000C、11010111D、10111000
11、运算器的核心部分是C
A、数据总线B、累加寄存器C、算术逻辑运算单元D、多路开关
12、在浮点运算中下面的论述正确的是C
A、对阶时应采用向左规格化
B、对阶时可以使小阶向大阶对齐，也可以使大阶向小阶对齐。
C、尾数相加后可能会溢出，但可采用向右规格化的方法得出正确结论
D、尾数相加后不可能得出规格化的数
13、主存中的程序被执行时，首先要将从内存中读出的指令存放到D
A、程序计数器B、地址寄存器C、指令译码器D、指令寄存器
14、某存储器按字节编址，要求数据传输率达到8×106字节/秒，则应选用存储周期为D的存储芯片。
A、800nsB、250nsC、200nsD、120ns
15、为了协调计算机系统中各个部件的工作，需要有一种器件来提供统一的时钟标准，这个器件是C
A、总线缓冲器B、总线控制器C、时钟发生器D、操作命令产生器
16、在指令的地址字段中直接指出操作数本身的寻址方式，称为B
A、隐含地址B、立即寻址C、寄存器寻址D、直接寻址
17、支持实现程序浮动的寻址方式称为B
A、变址寻址B、相对寻址C、间接寻址D、寄存器间接寻址
18、在一地址指令格式中，下面论述正确的是C
A、只能有一个操作数，它由地址码提供B、一定有两个操作数，另一个是隐含的
C、可能有一个操作数，也可能有两个操作数
D、如果有两个操作数，另一个操作数一定在堆栈中。
19、程序控制类指令的功能是D
A、进行算术运算和逻辑运算B、进行主存与CPU的之间的数据传送
C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序
20、算数右移指令执行的操作是B
A、符号位填0，并顺次右移1位，最低位移至进位标志位
B、符号位不变，并顺次右移1位，最低位移至进位标志位
C、进位标志位移至符号位，顺次右移1位，最低位移至进位标志位
D、符号位填1，并顺次右移1位，最低位移至进位标志位
21、CRT的分辨率为1024×768像素，像素的颜色数为256，为保证一次刷新所需数据都存储在显示缓冲存储器中，显示缓冲存储器的容量至少为B
A、512KBB、1MBC、256KBD、2MB
22、在下列机器数中，哪种表示方式下零的表示形式是唯一的B
A、原码B、补码C、反码D、都不是
23、IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化正数为A
A、+[2-2（23）]×2（127）B、+[1-2（23）]×2（127）
C、+[2-2（23）]×2（255）D、2（127）-2（23）
24、DMA方式用来实现D
A、CPU和内存之间的数据传送
B、外围设备和外围设备之间的数据传送
C、CPU和外围设备之间的数据传送
D、内存和外围设备之间的数据传送
25、在多总线结构的计算机系统中，采用D方法，对提高系统的吞吐率最有效。
A、多端口存储器B、提高主存的工作速度
C、交叉编址存储器D、高速缓冲存储器
26、异步控制常用于A中，作为其主要的控制方式。
A、单总线机构计算机中，CPU访问内存与外围设备
B、微型机中的CPU控制
C、采用组合逻辑控制方式实现的CPU
D、微程序控制器
27、周期挪用方式常用于A中
A、直接存储器存取方式的输入输出
B、直接程序控制传送方式的输入输出
C、CPU的某些寄存器与存储器之间的直接程序控制传送
D、程序中断方式的输入输出
28、I/O接口中的数据缓冲器的作用是A
A、用来暂存外围设备与CPU之间传送的数据
B、用来暂存外围设备的状态
C、用来暂存外围设备的地址
D、以上都不是
29、一台可以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元的长度（位数）为B
A、16位B、8位C、256位D、9位
30、同步通信之所以比异步通信具有较高的传输速率是因为：
B
A、同步通信不需要应答信号
B、同步通信用一个公共的时钟进行操作同步
C、同步通信方式的总线长度较短
D、同步通信中，各部件存储时间比较接近
3、判断题
1、计算机总线用于传输控制信息，数据信息和地址信息的设施。
（√）
2、浮点运算器中的阶码部件可实现加、减、乘、除运算。
（×）
3、一个更高优先级的中断请求可以中断另一个中断处理程序的执行。
（√）
4、主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存获取指令和数据，如果在主存中访问不到，CPU才到磁盘中取得指令和数据。
（×）
5、利用堆栈进行算术/逻辑运算的指令可以不设置地址码。
（√）
6、决定计算机运算精度的主要技术指标是计算机的字长。
（√）
7、控制存储器是用来存放微程序的存储器，它的速度应该比主存储器的速度快。
（√）
8、使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高祖（浮空）三种状态（√）
9、USB提供的4条连线中有2条信号线，每一条信号线可以连通一台外设，因此在某一时刻，可以同时拥有2台外设获得USB总线的控制权。
（×）
10、DMA控制器和CPU的可以同时使用总线工作。
（×）
11、数据引脚和地址引脚越多芯片容量越大。
（√）
12、由于微程序控制器采用了存储逻辑，结构简单规整，电路延迟小，而组合逻辑控制器结构复杂，电路延迟大，所以微程序控制器比组合逻辑控制器的速度快。
（×）
13、一个指令周期由若干个机器周期组成。
（√）
14、加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器。
（√）
15、计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号、以及来自存储器和I/0这杯的响应信号都由控制总线来提供信息传送通路。
（√）
16、组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器和总线控制器。
（√）
17、在计算机系统中，所有的数据传送都必须由CPU控制实现。
（×）
18、半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。
（×）
19、存储芯片的价格取决于芯片的容量和速度。
（√）
17、20、在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行别的程序。
（√）
4、解答题
1、早期计算机组织结构有什么特点？
现代计算机结构为什么以存储器为中心？
答：
早期计算机组织结构的特点是：
以运算器为中心的，其它部件都通过运算器完成信息的传递。
随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。
同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。
为了适应发展的需要，现代计算机组织结构逐步转变为以存储器为中心。
2、总线的主要特点是什么？
采用总线有哪些好处？
答：
总线是一组可为多个功能部件共享的公共信息传送线路。
总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至于冲突。
使用总线实现部件互连的好处：
①可以减少各个部件之间的连线数量，降低成本；
②便于系统构建、扩充系统性能、便于产品更新换代。
3、堆栈操作的特点是什么？
堆栈操作是如何寻址的？
答：
计算机中的堆栈是指按先进后出（FILO）或者说后进先出（LIFO）原则进行存取的一个特定的存储区域。
堆栈操作的特点是：
遵循先进后出原则进行信息的存取。
数据按顺序存
入堆栈称为数据进栈或压入；从堆栈中按与进栈相反的顺序取出数据称为出栈或弹出。
堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。
堆栈操作的寻址方式：
通常用一个寄存器或存储器单元指出栈顶的地址，这个寄存器或存储器单元称为堆栈指针SP，SP的内容永远指向堆栈的栈顶。
堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。
4、控制器的基本功能是什么？
答：
控制器的主要任务是：
根据不同的指令、不同的状态条件，在不同的时间，产生不同的控制信号，控制计算机的各部件自动、协调地进行工作。
其基本功能包括：
1.控制指令的正确执行
2.控制程序和数据的输入及结果的输出
3.异常情况和特殊请求的处理
5、计算题
1、已知x=2（101）×（-0.100101），y=2（100）×（-0.001111），按机器补码浮点运算步骤，计算[x±y]补。
[x]补=0，101；1.011011,[y]补=0，100；1.110001
1）对阶：
[E]补=00，101+11，100=00，001>0，应Ey向Ex对齐，则：
[Ey]补+1=00，100+00，001=00，101=[Ex]补
[y]补=0，101；1.111000
（1）
2）尾数运算：
[Mx]补+[My]补=11.011011+11.111000
（1）=11.010011
（1）
[Mx]补+[-My]补=11.011011+00.000111
（1）=11.100010
（1）
结果规格化：
[x+y]补=00，101；11.010011
（1），已是规格化数
[x-y]补=00，101；11.100010
（1）=00，100；11.000101（尾数左规1次，阶码减1）
4）舍入：
[x+y]补=00，101；11.010011（舍）
[x-y]补不变
5）溢出：
无
则：
x+y=2101×（-0.101101）
x-y=2100×（-0.111011）
2、某磁盘组有16个数据纪录面，每面有256个磁道，每个磁道分为16个扇区，每个扇区包括512字节，已知磁盘内磁道直径为10英寸，外磁道直径为14英寸，转速为3600r/mim，磁头平均定位时间为15ms，求：
（1）该磁盘组最大存储容量是多少？
（2）该磁盘组组大位密度、磁道密度是多少？
（3）该磁盘的平均存取时间、数据传输率是多少？
答：
（1）该磁盘组最大存储容量是：
C＝n×T×S×B＝16×256×16×512B＝32MB＝225B
（2）最大位密度16×512×8/10π＝2087位/英寸＝2087bpi
磁道密度256/（14/2－10/2）＝256/2＝128道/英寸＝128bpi
（3）平均存取时间
数据传输率：
Dr＝16×512×8×3600/60＝3932160bit/s＝491520B/秒＝480KB/s
平均等待时间：
60/（3600×2）＝8.3ms
平均存取时间：
8.3＋15＝23.3ms
考虑：
启动延迟＋传送一个扇区数据所需的时间。
启动延迟未给，忽略。
传送一个扇区数据所需的时间＝512B/480KB≈1.042ms
平均存取时间：
8.3＋15＋1.042≈24.3ms
3、一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？
解：
采用分散刷新方式刷新间隔为:
2ms，其中刷新死时间为：
256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为：
256×（0.1μs+×0.1μs）=51.2μs
采用异步刷新方式刷新间隔为:
2ms
4、已知x=2（-011）×（-0.100010），y=2（-010）×（-0.011111），按机器补码浮点运算步骤，计算[x±y]补。
[x]补=1，101；1.011110,[y]补=1，110；1.100001
对阶：
过程同
（1）的1），则[x]补=1，110；1.101111
2）尾数运算：
[Mx]补+[My]补=11.101111+11.100001=11.010000
[Mx]补+[-My]补=11.101111+00.011111=00.001110
3）结果规格化：
[x+y]补=11，110；11.010000,已是规格化数
[x-y]补=11，110；00.001110=11，100；00.111000（尾数左规2次，阶码减2）
4）舍入：
无
5）溢出：
无
则：
x+y=2-010×（-0.110000）
x-y=2-100×0.111000
5、设CPU的主频为10MHZ，每个机器周期平均含4个时钟周期，该机的平均指令执行速度为1MIPS，试,求该机的平均指令周期及每个指令周期含几个个机器周期，？
若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？
若要得到平均每秒80万次的指令执行速度，则应采用主频为多少的CPU芯片？
解：
先通过主频求出时钟周期时间，再进一步求出机器周期和平均指令周期。
时钟周期=1/10MHz=0.1×10-6s
机器周期=0.1×10-6s×4=0.4×10-6s
平均指令周期=1/1MIPS=10-6s
每个指令周期所含机器周期个数=10-6s/0.4×10-6s=2.5个
当芯片改变后：
机器周期=0.4μs×4=1.6μs
平均指令周期=1.6μs×2.5=4μs
平均指令执行速度=1/4μs=0.25MIPS
若要得到平均每秒80万次的指令执行速度，则:
平均指令周期=1/0.8MIPS=1.25×10-6=1.25μs
机器周期=1.25μs÷2.5=0.5μs
时钟周期=0.5μs÷4=0.125μs
CPU主频=1/0.125μs=8MHz
6、磁盘组有6片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速为2400转/分，问：
（1）共有多少存储面可用？
（2）共有多少柱面？
（3）盘组总存储容量是多少？
（4）数据传输率是多少？
解：
（1）若去掉两个保护面，则共有：
6×2-2=10个存储面可用；
（2）有效存储区域=（33-22）/2=5.5cm
柱面数=40道/cm×5.5=220道
（3）内层道周长=2269.08cm
道容量=400位/cm×69.08cm=3454B
面容量=3454B×220道=759，880B
盘组总容量=759，880B×10面=7，598，800B
（4）转速=2400转/60秒=40转/秒
数据传输率=3454B×40转/秒=138，160B/S
6、综合题
1、设某机主频为8MHZ，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，试问该机的平均指令执行速度为多少MIPS？
若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少MIPS？
由此可得出什么结论？
解：
先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。
计算如下：
时钟周期=1/8MHz=0.125×10-6s
机器周期=0.125×10-6s×2=0.25×10-6s
平均指令周期=0.25×10-6s×4=10-6s
平均指令执行速度=1/10-6s=1MIPS
当参数改变后：
机器周期=0.125×10-6s×4=0.5×10-6s
平均指令周期=0.5×10-6s×4=2×10-6s
平均指令执行速度=1/（2×10-6s）=0.5MIPS
结论：
两个主频相同的机器，执行速度不一定一样。
2、已知某8位机的主存采用4K×4位的SRAM芯片构成该机所允许的最大主存空间，并选用模块板结构形式，该机地址总线为18位，问：
（1）若每个模块板为32K×8位，共需要几个模块板？
（2）每个模块板内共有多少块4K×4位的RAM芯片？
（3）该主存共需要多少4K×4位的RAM芯片？
CPU如何选择各个模块板？
答：
（1）主存总容量218×8＝256K×8，∵每个模块板为32K×8位，∴共需256K/32K＝8个模块板。
（2）每个模块板内共有32K×8位/4K×4位＝16片RAM芯片。
一个模块板内各芯片连接的逻辑框图：
（3）该主存共需要16×8＝128片4K×4位的RAM芯片。
用地址高3位，通过3－8译码器形成各模板选择信号。
升级会员 