完整word版CMOS二级运算放大器设计.docx
《完整word版CMOS二级运算放大器设计.docx》由会员分享,可在线阅读,更多相关《完整word版CMOS二级运算放大器设计.docx(12页珍藏版)》请在冰豆网上搜索。
完整word版CMOS二级运算放大器设计
CMOS二级运算放大器设计
(东南大学集成电路学院)
一.运算放大器概述
运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路,在某种程度上,可以把它看成一个类似于BJT或FET的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括:
开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。
二.设计目标
1.电路结构
最基本的COMS二级密勒补偿运算跨导放大器的结构如图1.1所示。
主要包括四部分:
第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。
两级运放电路图1.1图
2.电路描述
电路由两级放大器组成,M1~M4构成有源负载的差分放大器,M5提供该放大器的工作电流。
M6、M7管构成共源放大电路,作为运放的输出级。
M6提供给M7的工作电流。
M8~M13组成的偏置电路,提供整个放大器的工作电流。
相位补偿电路由M14和Cc构成。
M14工作在线性区,可等效为一个电阻,与电容Cc一起跨接在第二级输入输出之间,构成RC密勒补偿。
3.设计指标
两级运放的相关设计指标如表1。
0~5V
电源电压共模输入电压固定在(VDD+VSS)/2
开环直流增益≥80dB
单位增益带宽≥30MHz
相位裕度≥60degree
转换速率≥30V/μs
静态功耗(电流)≤1mA
=3pf
负载电容表1两级运放设计指标
三.电路设计
第一级的电压增益:
A?
GR?
g(r||r)(3.1)4m1o121m2o第二级电压增益:
)||r(GR?
grA?
?
(3.2)7om2o2266m所以直流开环电压增益:
)r||(rr)(r||g?
AAA?
?
g(3.3)7o6426mo2o12oom单位增益带宽:
g1m?
AGBW?
f(3.4)
dO?
C2c偏置电流:
2?
?
2)(W/L?
?
12?
I?
1(3.5)?
?
B2)/L)R(WKP(W/L?
?
1312Bn根据系统失调电压:
)/L(/L)W(W1)(W/L534?
?
(3.6)
)/L)2(W/(W/L)(WL766转换速率:
?
?
III?
5DSDS7DS5,?
minSR(3.7)
?
?
CC?
?
CL相位补偿:
(W/L)g(W/L)m6611?
?
?
1gR(3.8)
6mC(W/L)1/(WL).2gm13141以上公式推导过程简略,具体过程可参考相关专业书籍。
根据这些公式关系,经过手算得到一个大致的器件参数如表2。
M1
120/1
M9
3.2/1
M2
120/1
M10
6/1
M3
40/1
M11
6/1
M4
40/1
M12
24/1
M5
16/1
M13
6/1
M6
160/1
M14
20/1
M7
32/1
Cc
1.5pf
M8
3.2/1
RB
?
6K
二级运放器件参数表2
四.HSPICE仿真
根据已经计算好的器件参数,写成电路网表。
.titletest
.libE:
\h05mixddst02v231.libtt
vddvdd05
vssvss00
.subcktopampvnvpoutvddvss
m12vn11mpw=120ul=1u
m23vp11mpw=120ul=1u
m322vssvssmnw=40ul=1u
m432vssvssmnw=40ul=1u
m516vddvddmpw=16ul=1u
m6out3vssvssmnw=160ul=1u
m7out6vddvddmpw=32ul=1u
*biascircuit
m866vddvddmpw=3.2ul=1u
m976vddvddmpw=3.2ul=1u
m10678vssmnw=6ul=1u
m11779vssmnw=6ul=1u
m128910vssmnw=24ul=1u
m1399vssvssmnw=6ul=1u
rb10vss6k
*miller
cc4out1.5p
cloutvss3p
m14473vssmnw=20ul=1u
.ends
x1vnvpoutvddvssopamp*ADM
x2vpvpout1vddvssopamp*ACM
x3out2viout2vddvssopamp*SR
x4vnvnout3vdcvssopamp*pPSRR
x5vnvnout4vddvscopamp*nPSRR
vpvp0dc2.5ac1
vnvn0dc2.5
vivi0pulse(2320ns0.1ns0.1ns200ns400ns)
vdcvdc0dc=5ac=1v
vscvsc0ac=1v
.acdec101k100meg
.trans1n400n
.ptintacv(vout)v(3)
.printtransv(out2)
.printacvdb(out)vp(out)
.printacvdb(out1)
.printacvdb(out3)
.printacvdb(out4)
.measureacGBWwhenvdb(out)=0
.measureacVPWwhenvp(out)=-120
.op
.end
1.直流增益、带宽和相位裕度
把ac信号全部放在一个输入端(或正端或负端),使用Hspice分析输出增益和相位裕度。
差模放大测试电路如图4.2。
图4.2差模增益测试电路图
对应的网表是:
x1vnvpoutvddvssopamp*ADM
.printacvdb(out)vp(out)将vac=1V,这样得到的输出电压值就是增益值,方便观察。
仿真得到的差模增益和相位裕度如图所示。
分别扫描了100Mhz和1Ghz情况下的波形如图4.3和。
4.4.
图4.3100Mhz带宽扫描差模增益和相位波形
图4.41Ghz带宽扫描差模增益和相位波形
为了得到准确的直流增益值,单位增益带宽和相位裕度值,通过以下两条语句:
.measureacGBWwhenvdb(out)=0
.measureacVPWwhenvp(out)=-120
观察.lis文件,发现直流增益为80.4288dB,单位增益带宽为52.036Mhz,相位裕。
65degree度为
共模放大测试电路如图4.5。
图4.5共模增益测试电路图
对应的网表是:
x2vpvpout1vddvssopamp*ACM
.printacvdb(out1)
共模增益波形如图4.6。
共模增益频谱图4.6图
共模增益在0dB以下说明具有较好的共模抑制。
共模抑制比如图4.7:
图4.7共模抑制比频谱图
共模抑制比达到83dB。
2.电源抑制比
图4.8为电源和地到输出增益的测试电路图,用差模增益除以电源增益即得电源抑制比。
图4.9为仿真得到的正、负电源抑制比,从图中可知,低频时正电源抑制比为98dB,负电源抑制比为89dB。
电源增益测试电路图4.8图
图4.9仿真的电源抑制比
3.压摆率
将运放接成单位增益负反馈形式,如图4.10所示。
对输入施加正负阶跃信号,得到阶跃特性如图4.11所示,给输出负载充电时的压摆率为30.44V/μs,放电时的压摆率大约为44.78V/μs。
对应的网表:
x3out2viout2vddvssopamp*SR
vivi0pulse(2320ns0.1ns0.1ns200ns400ns)
.trans1n400n
.printtransv(out2)
压摆率测试电路图4.10图
图4.11仿真的瞬态建立特性
设计指标
实际值
开环直流增益
80dB≥
80.4288dB
单位增益带宽
30MHz≥
52.036Mhz
相位裕度
60degree≥
65degree
转换速率
s≥30V/μ
30.44V/μs
静态功耗(电流)
1mA≤
300uA
负载电容
=3pf
3pf
通过比较设计指标与实际值,满足系统要求的设计要求。
五.总结
进行模拟IC设计的第一步是根据要求确定需要的电路结构,第二步是掌握这种结构的原理和参数之间的联系,第三步根据指标手算电路参数,这个参数只是初步仿真值,可能无法达到系统指标,然后需要手工调整相关参数。
如果始终无法满足,就需要重新考虑电路结构是否合适,初始参数设置是否合适。
通过这些调整最终满足要求。
参考文献
钟文耀.CMOS电路模拟与设计-基于Hspice[M].北京:
科学出版社,2007.
[1]
2007复旦大学出版社:
上海[M].二级密勒补偿运算放大器设计教程.尹睿[2]