计算机组成原理所有测验题及答案.docx

计算机组成原理所有测验题及答案.docx

《计算机组成原理所有测验题及答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理所有测验题及答案.docx（9页珍藏版）》请在冰豆网上搜索。

计算机组成原理所有测验题及答案

测验1

一.（10分）求[X]补、[X/2]补、[X/4]补、[2X]补=？

X=-43/64

解：

X=（-43/64）10=（-0.101011）2

[X]补=1.010101

X/2]补=1.101010或[X/2]补=1.101011

[X/4]补=1.110101

[2X]补=溢出

二.（12分）定点数的表示范围。

32位整数原码。

25位小数原码。

28位整数补码。

27位小数补码。

解：

N+1位的机器数

32位整数原码的表示范围：

+（2^31—1）~-（2^31—1）

25位小数原码的表示范围：

+（1—2^-24）~-（1—2^-24）

28位整数补码的表示范围：

+（2^27—1）~-2^27

27位小数补码的表示范围：

+（1—2^-26）~-1.0

三．（16分）定点补码加减法。

求X+Y，X—Y

X=-0.5625，Y=+39/64

解：

X=（-0.5625）10=（-0.1001）2

Y=（+39/64）10=（+0.100111）2采用7位机器数（N=6）

[X]补=1.011100[Y]补=0.100111

[X+Y]补=[X]补+[Y]补=11.011100+00.100111

=00.000011

取双符号位运算

11.011100

+00.100111

00.000011

X+Y=+0.000011

[-Y]补=1.011001

[X—Y]补=[X]补+[-Y]补=11.011100+11.011001

=溢出

11.011100

+11.011001

10.110101

五．（16分）移码加减法。

求X+Y，X—Y

X=-69，Y=+57，

解：

X=（-69）10=（-1000101）2

Y=（+57）10=（+111001）2

[X]补=10111011[X]移=00111011（N=7）

[Y]补=00111001[Y]移=10111001

[X+Y]移=[X]移+[Y]补

=00111011+00111001

=000111011+000111001

=001110100

[X+Y]补=11110100

X+Y=（-1100）2=（-12）10

[-Y]补=11000111

[X-Y]移=[X]移+[-Y]补

=00111011+11000111

=000111011+111000111

=000000010

[X-Y]补=10000010

X-Y=（-1111110）2=（-126）10

七、（共7分）判断题

（请在正确的句子前写T，错误的句子前写F）

（T）1．零的原码表示形式不是唯一的。

（F）2．两个符号相同的浮点数相加后必须进行一次右规。

（T）3．计算机的ALU是用加法和部分积右移操作实现乘法运算的。

（F）4．带符号机器数的符号位都用0表示正数，1表示负数。

（T）5．补码加减法运算，符号位产生的进位是模。

（T）6．若补码加法运算结果的双符号位为01，表示发生正溢出。

（F）7．“右规”是将尾数右移一位，并将阶码的值减1。

八、（共8分）填空题

1．原码加法运算，符号位与数值部分分开计算。

若两数的符号不同，做绝对值大的加数减绝对值小的加数，和的符号取决于绝对值大的加数的符号，若两数的符号相同，做两数的绝对值相加。

2．算术移位应保持数据的符号不变，只改变数据的值。

数据左移一位将使数值增大一倍；数据右移一位相当于除以2。

测验2

一、（共60分）判断题

（请在正确的句子前写T，错误的句子前写F）

（F）1．容量4096×8的SRAM芯片的有13条地址线。

（T）2．RAM是易失性存储器，EPROM是非易失性存储器。

（T）3．海明码的校验位P3在海明码的H4位置。

（F）4．SRAM不需要刷新，所以比DRAM快。

（T）5．CD-ROM的光道是一条螺旋线，磁光盘的光道是一些同心圆。

（T）6．磁带存储器是顺序存取方式，主存储器是随机存取方式。

（T）7．磁带常用的磁记录方式有：

调相制PM和GCR成组编码。

（T）8．磁盘存储器的最小可寻址单位是扇区。

（T）9．CD-ROM盘记录信息的原理是形变。

（T）10．码距小于3的任何校验码没有纠正错误的能力。

（F）11．能发现并纠正1位错的海明码的码距是4。

（F）12．微型计算机的总线由地址总线、数据总线和控制总线组成，所以是三总线结构。

二、（共40分）填空题

1．存储体系（存储层次）是从系统结构上，通

过软硬结合，把不同速度的存储器统一成一个整体。

其原理是程序访问局部化。

2．解决主存容量不足的方法是：

用存储层次的方法把高速度小容量的主存和低速度大容量的辅存统一成一个整体，使用户可以按比主存大的多的存储空间编制程序。

3．CPU有24条地址线，其存储空间为16M。

若每个存储单元为16bit，其内存的最大容量为32MB。

4．评价存储器性能的主要依据是容量，速度，

价格。

5．磁盘沿盘半径方向单位长度的磁道数称为道密度，磁道单位长度上记录的二进制代码的位数称为位密度。

磁盘地址由磁头号，磁道号和扇区号组成。

6．辅存用于存放当前不需要立即使用的信息，辅存的特点是容量大，成本低和非易失性。

测验3

一、（20分）某计算机的指令字长为16位，用指令操作码扩展技术设计指令系统，要求有零地址指令16条，一地址指令31条，两地址指令14条及三地址指令15条。

每个地址码字段为4位。

解：

要求三地址指令有15条，15<24，基本操作码字段的长度为4位。

指令格式为：

15121187430

包括1个基本操作码字段和3个地址码字段，各字段均为4位。

4位基本操作码，共有16个码位。

其中0000～1110作为15条三地址指令的操作码，1111用于把操作码扩展到A1。

14条二地址指令操作码由11110000～11111101给出，留下2个码号11111111和11111110用于把操作码扩展到A2。

31条一地址指令的操作码,由111111110000～111111111110和111111100000～111111101111给出，

留下一个码号111111111111用于把操作码扩展到A3。

16条零地址指令的操作码由

111111*********0～111111*********1给出。

二．（共30分）CPU结构如教材380页图9．3，

（10分）①写出指令ANDAC，X在指令分析和执行阶段发出的控制信号。

X是某一存储单元的地址。

解：

该指令的操作表达式为：

（AC）AND（X）→AC

指令分析阶段发出的控制信号：

C4，C5，C1，C2，

执行阶段发出的控制信号：

C6，C7，AND，C8

（20分）②设CU采用微程序控制，控制存储器容量为2K×50bit，影响微程序转移的条件有5个。

问微指令的各个字段分别为几位？

若采用字段直接编码法，每个小字段3位，最多可以有多少个微命令？

微指令字长=50bit

根据控存有2K字，微指令的顺序控制字段=11bit

5个转移条件，若采用直接控制，需要5位，若采用编码法，需要3位。

微指令的操作控制字段=50—11—3=36bit

每个小字段3位，分成12个小字段。

如果每个小字段都表示7个微命令，则最多可以有12×7=84个微命令

或者：

微指令的操作控制字段=50—11—5=34bit

分成11个3位的小字段和1个1位的小字段。

最多可以有11×7+1=78个微命令

三．（共30分）CPU结构如教材381页图9．4，

（10分）①写出指令MOV@R4,R2在指令分析和执行阶段发出的控制信号。

@表示间接寻址。

解：

该指令的操作表达式为：

（R2）→（（R4））

指令分析和执行阶段发出的控制信号：

R2OUT，MDRIN，

R4OUT，MARIN，Write，

（20分）②设CU采用微程序控制，有92个微命令，直接控制法。

该计算机的指令系统如第1题。

如果每个零地址指令需要2条微指令解释，一地址指令需要3条微指令解释，两地址指令需要5条微指令解释，三地址指令需要8条微指令解释，问最多可能有多少条微指令？

分析控制存储器的容量。

微指令最多可能有

=16×2+31×3+14×5+15×8=32+93+70+120=315条

控制存储器的字数为512

微指令的顺序控制字段=9bit

微指令的操作控制字段为92bit

微指令字长=9+92=101bit

控制存储器的容量=512×101bit

四、（共20分）填空题

1．程序是指令的有序集合。

程序一般是顺序执行的，指令地址也是顺序安排的。

CPU是根据程序计数器PC中的指令地址去取指令的。

2．采用固定长度操作码有利于简化硬件设计，减少指令译码时间。

固定长度操作码是指操作码的长度固定，且集中放在指令字的一个字段内。

3．采用可变长度操作码将增加指令译码和分析的难度，使控制器的设计复杂化。

4．控制器的同步控制方式又分为中央控制和局部控制。

5．微指令分成水平型和垂直型2类，水平型微指令可以同时执行多个微操作，执行速度比垂直型微指令快。

6．微程序控制的基本思想是把机器指令的每一个操作控制步编成一条微指令，每条机器指令对应一段微程序。

执行机器指令时从控制存储器中顺序取出微指令，就可按所要求的顺序产生相应的操作控制信号。

测验4

1.（11分）

WhatisthedifferencebetweenisolatedI/Oandmemory-mappedI/O?

Whataretheadvantagesanddisadvantagesofeachother?

解：

内存与I/O统一编址（memory-mappedI/O）是将主存储器与I/O设备放在同一个地址空间，CPU用和访问主存相同的方法访问I/O设备。

没有专门的输入输出指令，用对存储器的数据传送指令进行输入输出。

所有能够对存储器进行运算操作的指令都可以用于对端口进行运算操作。

缺点是访问I/O设备的指令地址码太长。

内存与I/O分开独立编址（isolatedI/O）是将主存储器与I/O设备放在2个独立的地址空间。

必须有专门的控制信号来区分出现在地址总线上的地址是访存还是访问I/O，有专门的输入输出指令。

I/O指令的指令地址码短，但不能对端口进行运算操作。

2.（30分）

a.Howmany128×8RAMchipsareneededtoprovideamemorycapacityof2048bytes?

b.Howmanylinesoftheaddressbusmustbeusedtoaccess2048bytesmemory?

Howmanyoftheselineswillbecommontoallchips?

c.Howmanylinesmustbedecodedforchipselect?

Specifythesizeofthedecoders.

解：

A.需要16片128×8RAM芯片

B.访问2048字的存储器要用11条地址线

C.128字的存储器芯片需要7位地址，产生片选信号要对11—7=4条地址线进行译码，应该用4-16译码器

3.（25分）

AcomputeremploysRAMchipsof2048×4andROMchipsof2048×8.Thecomputersystemneeds2kbytesofRAM,4kbytesofROM,andfourinterfaceunits,eachwithfourregisters.Amemory-mappedI/Oconfigurationisused.Thetwohighest-orderbitsoftheaddressbusareassigned00forROM,01forRAM,and10forinterfaceregisters.

a.HowmanyRAMandROMchipsareneeded?

b.Drawamemory-addressmapforthesystem.

c.GivetheaddressrangeinhexadecimalforRAM,ROM,andinterface.

解：

A.虽然题目没有明确存储器字长，但是考虑到ROM芯片是8位的，因此，该存储器系统的字长不可能是4位的，应该是8位的。

下面的分析假设该存储器是按字节编址的。

根据题意（Thecomputersystemneeds2kbytesofRAM,4kbytesofROM），构成2kbytes的RAM存储器需要用2048×4的RAM芯片2片，构成4kbytes的ROM存储器需要用2048×8的ROM芯片2片。

B.根据题意（Thetwohighest-orderbitsoftheaddressbusareassigned01forRAM,00forROM,and10forinterfaceregisters），地址译码器的每个输出对应1个4k的地址空间。

c.GivetheaddressrangeinhexadecimalforRAM,ROM,andinterface.

C.RAM的地址范围是：

1000H~17FFH

两个ROM芯片的地址范围分别是：

0000H~07FFH和0800H~0FFFH

接口1的地址范围是：

2000H~2003H

接口2的地址范围是：

2004H~2007H

接口3的地址范围是：

2008H~200BH

接口4的地址范围是：

200CH~200FH

4．（10分）假定某外设向CPU传送信息，最高频率为40K次/秒，相应的中断处理程序的执行时间为40μs，问该外设是否可采用中断方式工作？

为什么？

解：

外设每传送一次信息的时间

≤1/（40×103）秒=0.025ms=25μs

而中断处理需40μs。

∴不能用中断方式工作。

5、（共24分）填空题

1．程序中断传送方式是CPU在启动I/O设备后，就可以执行其他程序。

当I/O设备准备好后，主动向CPU发出中断请求。

CPU响应中断后，暂时停止正在运行的程序，转而执行一个中断服务程序，完成输入/输出或其他服务。

处理完后再返回继续执行原来的程序。

CPU与I/O设备之间是并行工作的，但不适用于高速设备的成组数据输入/输出。

2．程序直接控制I/O方式是CPU通过执行一段程序完成输入/输出。

分为无条件输入/输出和（条件）查询式输入/输出。

无条件输入/输出是不需要知道I/O设备的状态，直接用输入输出指令完成输入/输出。

3．DMAC每传送一个字向CPU发出总线请求。

当所要求的数据块传送完毕，DMA控制器向CPU发出中断请求。

CPU做一些传送后处理工作。

DMA数据传送适用于磁盘等高速设备的成组数据输入/输出。