计算机组成原理课程设计报告.docx
《计算机组成原理课程设计报告.docx》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计报告.docx（43页珍藏版）》请在冰豆网上搜索。
计算机组成原理课程设计报告
计算机组成原理课程设计报告
班级：
计算机班姓名：
学号：
完成时间：
一、课程设计目的
1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；
2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；
3．培养综合实践及独立分析、解决问题的能力。
二、课程设计的任务
针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。
三、课程设计使用的设备（环境）
1．硬件
●COP2000实验仪
●PC机
2．软件
●COP2000仿真软件
四、课程设计的具体内容（步骤）
1．详细了解并掌握COP2000模型机的微程序控制器原理，通过综合实验来实现
该模型机指令系统的特点：
1.模型机总体结构
COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：
运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。
其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。
微程序控制部分也可以用组合逻辑控制来代替。
模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。
模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。
指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码作为微地址来寻址微程序存储器，找到执行该指令的微程序。
而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。
在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。
模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。
2.模型机寻址方式
模型机的寻址方式分五种：
累加器寻址：
操作数为累加器A，例如“CPLA”是将累加器A值取反，还有些指令是隐含寻址累加器A，例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。
寄存器寻址：
参与运算的数据在R0-R3的寄存器中，例如“ADDA，R0”指令是将寄存器R0的值加上累加器A的值，再存入累加器A中。
寄存器间接寻址：
参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中，例如“MOVA，@R1”指令是将寄存器R1的值做为地址，把存储器EM中该地址的内容送入累加器A中。
存储器直接寻址：
参与运算的数据在存储器EM中，数据的地址为指令的操作数。
例如“ANDA，40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算，结果存入累加器A。
立即数寻址：
参与运算的数据为指令的操作数。
例如“SUBA，#10H”是从累加器A中减去立即数10H，结果存入累加器A。
3.模型机指令集
模型机的缺省的指令集分几大类：
算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。
算术运算指令：
逻辑运算指令：
数据传输指令：
跳转指令：
ADDA,R?
ADDA,@R?
ADDA,MM
ADDA,#II
ADDCA,R?
ADDCA,@R?
ADDCA,MM
ADDCA,#II
SUBA,R?
SUBA,@R?
SUBA,MM
SUBA,#II
SUBCA,R?
SUBCA,@R?
SUBCA,MM
SUBCA,#II
ANDA,R?
ANDA,@R?
ANDA,MM
ANDA,#II
ORA,R?
ORA,@R?
ORA,MM
ORA,#II
CPLA
MOVA,R?
MOVA,@R?
MOVA,MM
MOVA,#II
MOVR?
A
MOV@R?
A
MOVMM,A
MOVR?
#II
JCMM
JZMM
JMPMM
CALLMMRET
移位指令：
中断返回指令：
输入/输出指令：
RRA
RLA
RRCA
RLCA
RETI
READMM
WRITEMM
IN
OUT
4.模型机指令格式
该模型机微指令系统的特点（包括其微指令格式的说明等）：
1.总体概述
该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。
这种方法的优点是简单直观，其输出直接用于控制。
缺点是微指令字较长，因而使控制存储器容量较大。
2.模型机微指令格式
3.模型机微指令格式的说明
模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。
微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。
该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。
其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。
24位控制位分别介绍如下：
XRD：
外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。
EMWR：
程序存储器EM写信号。
EMRD：
程序存储器EM读信号。
PCOE：
将程序计数器PC的值送到地址总线ABUS上。
EMEN：
将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。
IREN：
将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。
EINT：
中断返回时清除中断响应和中断请求标志，便于下次中断。
ELP：
PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。
MAREN：
将数据总线DBUS上数据打入地址寄存器MAR。
MAROE：
将地址寄存器MAR的值送到地址总线ABUS上。
OUTEN：
将数据总线DBUS上数据送到输出端口寄存器OUT里。
STEN：
将数据总线DBUS上数据存入堆栈寄存器ST中。
RRD：
读寄存器组R0-R3，寄存器R?
的选择由指令的最低两位决定。
RWR：
写寄存器组R0-R3，寄存器R?
的选择由指令的最低两位决定。
CN：
决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。
FEN：
将标志位存入ALU内部的标志寄存器。
X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。
X2X1X0
输出寄存器
000
IN_OE外部输入门
001
IA_OE中断向量
010
ST_OE堆栈寄存器
011
PC_OEPC寄存器
100
D_OE直通门
101
R_OE右移门
110
L_OE左移门
111
没有输出
WEN：
将数据总线DBUS的值打入工作寄存器W中。
AEN：
将数据总线DBUS的值打入累加器A中。
S2、S1、S0三位组合决定ALU做何种运算。
S2S1S0
功能
000
A+W加
001
A-W减
010
A|W或
011
A&W与
100
A+W+C带进位加
101
A-W-C带进位减
110
~AA取反
111
A输出A
2.计算机中实现乘法和除法的原理
（1）无符号乘法
①算法流程图：
Y
N
N
Y
②硬件原理框图：
判断乘数末位
ALU
（2）无符号除法
①算法流程图：
NY
NN
YY
②硬件原理框图：
判断乘数末位
ALU
3．对应于以上算法如何分配使用COP2000实验仪中的硬件
（1）无符号乘法
硬件名称
实现算法功能描述
寄存器R0
①初始化时，用来存放被乘数；
②在程序执行的过程中，用来存放向左移位后的被乘数。
寄存器R1
①初始化时，用来存放乘数；
②在程序执行的过程中，用来存放向右移位后的乘数。
寄存器R2
计算时用来存放部分积和最后的积
累加器A
执行ADDA,R?
（加法）、SHLR?
（左移一位）、SHRR?
（右移一位）等命令时所必须使用的寄存器。
寄存器W
执行ADDA,R?
（加法）、TESTR?
#II（测试R2的末位）等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行；
②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。
③当要从EM中读取数据时，由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
输出寄存器OUT
可以将运算结果输出到输出寄存器OUT（本实验未用）。
堆栈ST
当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。
（2）无符号除法
硬件名称
实现算法功能描述
寄存器R0
初始化时，用来存放被除数和计算后的余数。
寄存器R1
①初始化时，用来存放除数；
②在程序执行的过程中，用来存放向右移位后的除数。
寄存器R2
在程序执行过程中，用来保存当前算得的商。
寄存器R3
当作计数器使用，用来控制程序是否结束。
累加器A
①计算时用来存放中间结果；
②执行ADDA,R?
（加法）、SUBA,R?
（减法）等命令时所必须使用的寄存器。
寄存器W
执行SUBA,R?
（减法）等双操作数命令时所必须使用的寄存器。
左移门L
用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
直通门D
用来控制ALU的执行结果是否输出到数据总线。
右移门R
用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。
程序计数器PC
①控制程序按顺序正常执行；
②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。
③当要从EM中读取数据时，由PC提供地址。
存储器EM
存储指令和数据。
微程序计数器μPC
向微程序存储器μM提供相应微指令的地址。
微程序存储器μM
存储相应指令的微指令。
输出寄存器OUT
可以将运算结果输出到输出寄存器OUT（本实验未用）。
堆栈ST
当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。
4．在COP2000集成开发环境下设计全新的指令/微指令系统
设计结果如表所示（可按需要增删表项）
（1）新的指令集
（如果针对乘除法设计了两个不同指令集要分别列表）
助记符
机器码1
机器码2
指令说明
_FATCH_
000000xx
00-03
实验机占用，不可修改。
复位后，所有寄存器清0，首先执行_FATCH_指令取指。
MOV
R?
#II
000001xx
04-07
II
将立即数II存放到寄存器R?
中。
MOVR?
A
000010xx
08-0B
将寄存器A内容送入寄存器R?
中
MOVA,R?
000011xx
0C-0F
将寄存器R?
中的数放入累加器A中。
ADDR?
A
000100xx
10-13
将累加器A中的数加入到寄存器R?
中，并影响标志位。
ADDA,R?
000101xx
14-17
将寄存器R?
中的数加入到累加器A中
SUBA,R?
000110xx
18-1B
将寄存器A中的数据与R?
中的内容相减，结果存入A中。
ADD
R?
#II
000111xx
1C-1F
II
将寄存器R?
中的数据与立即数相与,结果存入R?
。
NOTR?
001000xx
20-23
将寄存器R?
中的数据取反。
RLR?
001001xx
24-27
将寄存器R?
中的数据逻辑左移一位。
RRR?
001010xx
28-2B
将寄存器R?
中的数据逻辑右移一位。
RLCR?
001011xx
2C-2F
将寄存器R?
中的数据带进位左移一位。
RRCR?
001100xx
30-33
将寄存器R?
中的数据带进位右移一位。
CLRR?
001101xx
34-37
将寄存器R?
中的内容清零。
TESTR?
001110xx
38-3B
测试寄存器R?
中的内容是否为零。
ENDP
001111xx
3C-3F
程序结束。
JCMM
010000XX40-43
MM
若进位标志位置1，跳转到MM地址。
JZMM
010001XX44-47
MM
若零标志位置1，跳转到MM地址。
JMPMM
01001048-4B
MM
无条件跳转到MM地址。
（2）新的微指令集
助记符
状态
微地址
微程序
数据输出
数据打入
地址输出
运算器
移位控制
PC
PC
_FATCH_
T0
00
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
01
FFFFFF
浮空
浮空
A输出
+1
02
FFFFFF
浮空
浮空
A输出
+1
03
FFFFFF
浮空
浮空
A输出
+1
MOVR?
#II
T1
04
C7FBFF
存储器值EM
寄存器R？
PC输出
A输出
+1
+1
T0
05
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
06
FFFFFF
浮空
A输出
+1
+1
07
FFFFFF
浮空
A输出
+1
+1
MOVR?
A
T1
08
FFFB9F
ALU直通
寄存器R？
浮空
A输出
+1
T0
09
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
0A
FFFFFF
浮空
浮空
A输出
+1
0B
FFFFFF
浮空
浮空
A输出
+1
MOVA,R?
T1
0C
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T0
0D
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
0E
FFFFFF
浮空
浮空
A输出
+1
0F
FFFFFF
浮空
浮空
A输出
+1
ADDR?
A
T2
10
FFF7EF
寄存器值R?
寄存器W
浮空
A输出
+1
T1
11
FFFB98
ALU直通
寄存器R？
浮空
A输出
+1
T0
12
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
13
FFFFFF
浮空
浮空
A输出
+1
ADDA,R?
T2
14
FFF7EF
寄存器值R?
寄存器W
浮空
A输出
+1
T1
15
FFFE90
ALU直通
寄存器A,标志位C,Z
浮空
A输出
+1
T0
16
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
17
FFFFFF
浮空
浮空
A输出
+1
SUBA,R?
T2
18
FFF7EF
寄存器值R？
寄存器W
浮空
A输出
+1
T1
19
FFFE91
ALU直通
寄存器A,标志位C,Z
浮空
减运算
+1
T0
1A
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
1B
FFFFFF
浮空
浮空
A输出
+1
ANDR?
#II
T3
1C
C7FFEF
存贮器值EM
寄存器W
PC输出
A输出
+1
T2
1D
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
1E
FFFB9B
ALU直通
寄存器R?
浮空
与运算
+1
T0
1F
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
NOTR?
T2
20
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
21
FFFB9E
ALU直通
寄存器R?
浮空
A取反
+1
T0
22
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
23
FFFFFF
浮空
浮空
A输出
+1
RLR?
T2
24
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
25
FFF8DF
ALU左移
寄存器R?
标志位C,Z
浮空
A输出
左移
+1
T0
26
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
27
FFFFFF
浮空
浮空
A输出
+1
RRR?
T2
28
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
29
FFF8BF
ALU右移
寄存器R?
标志位C,Z
浮空
A输出
右移
+1
T0
2A
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
2B
FFFFFF
浮空
浮空
A输出
+1
RLCR?
T2
2C
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
2D
FFFADF
ALU左移
寄存器R?
标志位C,Z
浮空
A输出
带进位左移
+1
T0
2E
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
2F
FFFFFF
浮空
浮空
A输出
+1
RRCR?
T2
30
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T1
31
FFFABF
ALU右移
寄存器R?
标志位C,Z
浮空
A输出
带进位右移
+1
T0
32
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
33
FFFFFF
浮空
浮空
A输出
+1
CLRR?
T3
34
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T2
35
FFF7EF
寄存器值R?
寄存器W
浮空
A输出
+1
T1
36
FFFB99
ALU直通
寄存器R？
浮空
减运算
+1
T0
37
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
TESTR?
T3
38
FFF7F7
寄存器值R?
寄存器A
浮空
A输出
+1
T2
39
FFF7EF
寄存器值R?
寄存器W
浮空
A输出
+1
T1
3A
FFFE92
ALU直通
寄存器R？
标志位C,Z
浮空
或运算
+1
T0
3B
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
ENDP
T0
3C
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
3D
FFFFFF
浮空
浮空
A输出
+1
3E
FFFFFF
浮空
浮空
A输出
+1
3F
FFFFFF
浮空
浮空
A输出
+1
JCMM
T1
40
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
41
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
42
FFFFFF
浮空
浮空
A输出
+1
43
FFFFFF
浮空
浮空
A输出
+1
JZMM
T1
44
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
45
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
46
FFFFFF
浮空
浮空
A输出
+1
47
FFFFFF
浮空
浮空
A输出
+1
JMPMM
T1
48
C6FFFF
存贮器值EM
寄存器PC
PC输出
A输出
+1
写入
T0
49
CBFFFF
浮空
指令寄存器IR
PC输出
A输出
写入
+1
4A
FFFFFF
浮空
浮空
A输出
+1
4B
FFFFFF
浮空
浮空
A输出
+1
升级会员 