教案项目11 集成触发器的认知与应用.docx
《教案项目11 集成触发器的认知与应用.docx》由会员分享,可在线阅读,更多相关《教案项目11 集成触发器的认知与应用.docx(13页珍藏版)》请在冰豆网上搜索。
![教案项目11 集成触发器的认知与应用.docx](https://file1.bdocx.com/fileroot1/2022-11/28/35d2037f-8854-45e2-bc83-ac49d1f0c914/35d2037f-8854-45e2-bc83-ac49d1f0c9141.gif)
教案项目11集成触发器的认知与应用
《电子技术基础与技能》
任务1《RS触发器的原理与功能》
授课班级
课时
2
上课地点
教学目标
能力(技能)目标
知识目标
1、能用Rs触发器组成电路并实现其功能
1、了解基本RS触发器的电路组成,掌握RS触发器所能实现的逻辑功能。
2、了解同步RS触发器的特点、逻辑功能,理解时钟脉冲的作用。
教学重点
了解同步RS触发器的特点、逻辑功能,理解时钟脉冲的作用。
教学难点
能用Rs触发器组成电路并实现其功能
教学步骤
教学内容
任务导入
在数字系统中,因运算和控制的需要,常常要将曾经输入过的信号暂时保存进来,以便与新的输入信号共同确定新的输出状态,即需要具有记忆和存储功能的基本逻辑部件,触发器就是组成这类逻辑部件的基本单元。
触发器的种类很多从逻辑功能上区分:
有RS触发器、D触发器、JK触发器等;
从触发方式上分:
有电平触发型、边沿触发型等。
任务讲解
一、基本RS触发器
1、电路结构
2、逻辑功能
3、基本RS触发器的真值表:
表11-1-1基本RS触发器的真值表
4、波形分析
波形图:
反映触发器输入信号的取值与输出状态之间对应关系的图形,称为波形图。
设基本RS触发器的初始状态为0,则其输入、输出波形如图11-1-2所示。
图11-1-2基本RS触发器波形图
二、同步RS触发器
1、电路结构和逻辑符号
(a)逻辑电路(b)逻辑符号
图11-1-3同步RS触发器
2、逻辑功能
3、同步RS触发器的真值表
表11-1-2同步RS触发器的真值表
4、波形分析
设同步RS触发器的初始状态为0,其输入信号R、S,时钟信号CP和输出状态Q的波形如图11-5所示。
图11-1-4同步RS触发器波形图
任务训练:
触发器逻辑功能的测试
训练:
触发器逻辑功能的测试
1、分析基本RS触发器的逻辑功能
分析图11-1-5所示由与非门构成的基本RS触发器,填写表11-1-3中的功能分析部分。
2、选用2输入与非门74LS00一片,在数字电路学习机上合适的位置选取一个14P插座,按定位标记插好集成块。
3、对照附录1中74LS00的引脚图,选用74LS00中的二个与非门按图2-1接线构成基本RS触发器,2个输入端
、
分别接逻辑电平开关、2个输出端
、
分别接LED电平显示。
4、按表2-1要求改变输入逻辑电平开关的组合状态,由LED显示输出逻辑状态,将测试结果填入表11-1-3。
图11-1-5基本RS触发器逻辑功能测试电路图11-1-6维持阻塞D触发器逻辑功能测试电路
表11-1-3与非门构成的基本RS触发器逻辑功能分析、测试表
功能分析
实验测试
逻辑功能
输入
输出
输入
输出
1
1→0
1
1→0
0→1
0→1
1→0
1
1→0
1
0→1
0→1
0
0
0
0
结论
任务总结
通过本任务的学习要
掌握的知识:
1、了解基本RS触发器的电路组成,掌握RS触发器所能实现的逻辑功能。
2、了解同步RS触发器的特点、逻辑功能,理解时钟脉冲的作用。
具备的能力:
1、能用Rs触发器组成电路并实现其功能
作业布置
1、分析同步Rs触发器的逻辑功能。
2、基本RS触发器有何逻辑功能?
哪种情况应当避免。
任务2《JD触发器的功能及应用》
授课班级
课时
2
上课地点
教学目标
能力(技能)目标
知识目标
1、理解集成JK触发器的逻辑功能,掌握它的使用方法。
2、会用触发器安装电路,实现所要求的逻辑功能。
1、熟悉JK触发器的电路符号。
2、了解JK触发器的边沿触发方式。
3、掌握JK触发器的逻辑功能。
教学重点
理解集成JK触发器的逻辑功能,掌握它的使用方法。
教学难点
会用触发器安装电路,实现所要求的逻辑功能。
教学步骤
教学内容
任务导入
JK触发器是数字电路触发器中的一种电路单元。
JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。
在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触发器。
由JK触发器可以构成D触发器和T触发器。
任务讲解
一、电路符号
图11-2-1JK触发器电路符号
二、逻辑功能
(1)J=0、K=0,当CP到来时,输出保持原态不变,即Qn+1=Qn。
(2)J=0、K=1,当CP到来时,触发器被置为0态,即Qn+1=0。
(3)J=1、K=0,当CP到来时,触发器被置为1态,即Qn+1=1。
(4)J=1、K=1,当CP到来时,触发器将向相反的状态翻转
JK触发器不仅可以避免RS触发器存在的不确定状态,而且具有置0、置1、保持和翻转功能,是逻辑功能最齐全的触发器。
三、JK触发器的真值表
表11-2-1JK触发器真值表
四、带预置端的JK触发器
图11-2-2带预置端的JK触发器
五、波形分析
任务训练:
JK触发器Q端波形分析
训练:
已知如图11-8所示为CP、J、K的电压波形,试画出下降沿JK触发器Q端对应的电压波形。
设初始状态为0。
先找出CP的每一个下降沿,用虚线标志。
图11-2-3JK触发器波形图
分析过程:
1、初始状态为0,在第一个有效下降沿到来之前,触发器保持0状态不变。
2、当第一个CP下降沿来时,J=1,K=O,CP下降沿到达后
触发器置1态。
3、当第二个CP下降沿来时,J=O,K=1,CP下降沿到达后
触发器置O态。
4、当第三个CP下降沿来时,J=l,K=1,CP下降沿到达后触发器翻转,由O态变为1态。
5、当第四个CP下降沿来时,J=O,K=0,CP下降沿到达后
触发器保持原状态不变,仍为1态。
6、当第五个CP下降沿来时,J=1,K=1,CP下降沿到达后
触发器翻转,由1态变为O态。
任务总结
通过本任务的学习要
掌握的知识:
1、熟悉JK触发器的电路符号。
2、了解JK触发器的边沿触发方式。
3、掌握JK触发器的逻辑功能。
具备的能力:
1、理解集成JK触发器的逻辑功能,掌握它的使用方法。
2、会用触发器安装电路,实现所要求的逻辑功能。
作业布置
1、
任务3D触发器的功能及应用
授课班级
课时
2
上课地点
教学目标
能力(技能)目标
知识目标
1、理解集成D触发器的逻辑功能,掌握它的使用方法。
2、会用触发器安装电路,实现所要求的逻辑功能。
1、了解D触发器的电路结构
2、了解D触发器的逻辑功能
教学重点
理解集成D触发器的逻辑功能,掌握它的使用方法。
教学难点
会用触发器安装电路,实现所要求的逻辑功能。
教学步骤
教学内容
任务导入
D触发器(英文:
Dflip-flop):
电平触发的主从触发器工作时,必须在正跳沿前加入输入信号。
如果在CP高电平期间输入端出现干扰信号,那么就有可能使触发器的状态出错。
而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。
这样,输入端受干扰的时间大大缩短,受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
任务讲解
一、电路结构
二、逻辑功能
(1)D=0时:
由图9-9(a)可知,此时相当于J=0、K=1,因此,当CP脉冲加入后,输出端Q置为0,与输入端D的状态一致。
(2)D=1时:
此时相当于J=1、K=0,当CP脉冲加入后,输出端Q置为1,与输入端D的状态一致。
在时钟脉冲CP到来后,D触发器的状态与输入端D的状态相同,即Qn+1=D。
三、D触发器的真值表
表11-4-1D触发器的真值表
D
Qn
Qn+1
说明
0
×
0
置“0”
1
×
1
置“1”
四、波形分析
图11-3-1D触发器波形分析
图11-3-1中Q的初始状态为1态。
因为是下降沿触发,所以当D=1且CP脉冲下降沿时,触发器输出端Q置1;当D=0且CP脉冲下降沿时,触发器输出端Q置0。
五、集成边沿触发D触发器
集成边沿D触发器分为TTL和CMOS两种类型。
74HC74是高速CMOS边沿D触发器,其引脚功能如图11-3-2所示。
74HC74电路特点
(1)内含两个性能相同的D触发器。
(2)每一个触发器都带有直接置0端RD和直接置1端SD,且都为低电平有效。
(3)属于CMOS边沿触发器,CP上升沿触发。
任务训练:
触发器逻辑功能的测试
1、测试D触发器的逻辑功能
当RD’=SD’=1时,用CP脉冲控制D触发器,将测试结果记录在表2中。
CP端接单次脉冲或逻辑开关输出插口。
2、将D触发器的Q’端与D端相连,构成翻转功能的T触发器,CP接1Hz信号,观察Q端状态。
任务总结
通过本任务的学习要
掌握的知识:
3、了解D触发器的电路结构
4、了解D触发器的逻辑功能
具备的能力:
1、理解集成D触发器的逻辑功能,掌握它的使用方法。
2、会用触发器安装电路,实现所要求的逻辑功能。
作业布置
如何将主从JK触发器转换为D触发器?
D触发器的输出状态与输入端D有什么关系?