数电课程设计报告数字频率计.docx
《数电课程设计报告数字频率计.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告数字频率计.docx（17页珍藏版）》请在冰豆网上搜索。
数电课程设计报告数字频率计
数电课程设计报告
题目：
频率计
第一章设计指标………………………………………………………………………2
1.1设计指标……………………………………………………………………………2
第二章系统概述………………………………………………………………………3
2.1设计思想……………………………………………………………………………3
2.2可行性论证…………………………………………………………………………3
2.3各功能的组成………………………………………………………………………3
2.4总体工作过程………………………………………………………………………3
第三章单元电路设计与分析…………………………………………………………5
3.1各单元电路的选择…………………………………………………………………5
3.2设计及工作原理分析………………………………………………………………5
第四章电路的组构与调试……………………………………………………………12
4.1遇到的主要问题……………………………………………………………………12
4.2现象记录及原因分析………………………………………………………………12
14.3解决措施及效果…………………………………………………………………12
4.4功能的测试方法、步骤、设备、记录的数据……………………………………12
第五章结束语…………………………………………………………………………15
5.1对设计题目的结论性意见及进一步改进的意向…………………………………15
5.2总结设计的收获与体会……………………………………………………………15
附图（电路图、电路总图）……………………………………………………………16
参考文献…………………………………………………………………………………18
第一章:
设计指标
设计指标：
要求设计一个测量TTL方波信号频率的数字系统。
用按键选择测量信号的频率。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：
Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示4位有效数字，测量精度为万分之一。
2）频率测量范围：
100.1Hz——999.9kHz，分四档。
第一档：
100.1Hz——999.9kHz
第二档：
1.000Hz——9.999kHz
第三档：
10.00kHz——99.99kHz
第四档：
100.0kHz——999.9kHz
3）量程切换可以采用两个按键或由电路控制自动切换。
4）设计一个周期性方波产生电路频率计调试所需的信号。
输出信号的频率范围与测量范围相同，分为四个量程。
再设置四个按键在每档范围内选择4为有效数字的9~16个固定频率，最高位数值必须分布为1~9，信号占空比可以任意。
第二章：
系统概述
2.1设计思想
所谓周期性信号频率，是指信号在1s时间内的周期数。
所以，通过记录信号在1s内的周期数即可确定其频率。
2.2可行性论证
针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变化，累计增加的情况，例如，一信号的频率为100Hz，计数器则会从1一直计数，数码管会在每秒内变化100次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器。
同时考虑到，如果这样，每次锁存的数据会比上次增加一个基数，因为计数器的连续计数累积计数，所以要对每次锁存后立即清零，让计数器从零开始计数。
对于数码管显示电路，可采用四位动态扫描显示电路。
2.3各功能的组成
功能主要分为：
1）产生系统基准时钟的石英晶体振荡器及多几分频电路
此功能通过10倍率分频器将10MHz的基准时钟进行分频，再通过数据选择器实现时钟基准时间的选择。
2）量程切换控制单元
通过开关、数据选择器来控制时钟基准时间及小数点位置和测量单位来达到切换量程的功能。
3）计数、锁存、译码显示单元
计数器、锁存器和4位7段数码管显示电路实现该功能。
4）控制信号（计数器清零、显示锁存等）产生单元
采用单稳态触发电路，以时钟基准时间作为触发信号，来产生锁存、清零的触发信号，对计数器和锁存器进行控制。
5）调试信号的产生于选择
通过分频器、开关控制数据选择器完成调试信号的选择功能。
2.4总体工作过程
工作过程：
晶体振荡器产生10MHz的基准时钟通过10倍率分频器和可控分频器分别产生时基测量时间和调试信号；通过量程控制选择开关选择量程（包括时基时间、小数点位置控制、测量单位控制）和测量选择控制输入调试信号或者是实际待测信号；时基信号脉冲控制数字单稳态触发电路产生清零（CR）和锁存（LD）脉冲信号控制计数器的清零和锁存器的锁存；锁存器将数据通过数码管译码显示，通过控制发光二极管来显示单位Hz和kHz。
第三章单元电路设计与分析
3.1各单元电路的选择
计数器的器件选择：
选用四个7490构造四个8421BCD码十进制计数器，将其串行级联构成16位二进制码表示的模值为10000的计数器。
锁存器的器件选择：
选用两片74377构造16位二进制码的锁存器。
分频器的器件选择：
10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。
4位动态扫描显示电路器件选择：
7490、DIV8分频器、74151（八选一数据选择器）
数字单稳态触发电路器件选择：
用两片D触发器构成一个单稳态触发电路，再将两个单稳态触发电路串行级联构成产生锁存（LD）和清零（CR）的单稳触发电路。
调试信号功能器件选择：
DIV8分频器、74161、MUX41四选一数据选择器
选择控制端产生测频时基信号（包括小数点和单位的控制）器件选择：
DIV8分频器、两片74139（2---4线译码器）、74153M（四选一数据选择器）、非门和与非门。
3.2设计及工作原理分析
十进制计数器的设计：
采用一片7490将其两个SET9A、SET9B端接低电平无效，将脉冲CP端接CLKA二进制端，将二进制输出端口QA接到CLKB五进制输入端，将清零（CR）脉冲信号接到CLRA、CLRB端，做清零控制，再将QA、QB、QC、QD做4位输出，读数A3A2A1A0即为8421BCD码十进制的二进制的表示。
具体连接方式如下图所示：
十进制计数器的设计示意图（单片）
其功能仿真波形如下图所示：
功能仿真波形
图中向下的箭头指示的是模值10处，此功能得到实现；斜向下的两个箭头指示的是清零（CR）信号有效时对计数器进行清零操作，功能也得到实现。
将此十进制计数器进行串行级联可以构成百进制计数器、千进制计数器等10的整数倍模值的计数器。
依本实验要求，采用四片此十进制计数器串行级联构成模值为10000的计数器对被测信号计数，最大数值为9999。
级联后的模块图如下图所示：
功能简介：
CP为待测脉冲信号接口，CR为清零脉冲信号接口，输出结果为D3D2D1D0C3C2C1C0B3B2B1B0A3A2A1A0为16位二进制表示的数值，其范围为1~9999，即实现了模值为10000的计数器功能。
锁存器的设计：
采用两片74377实现16位二进制数的锁存。
连线只需将其使能端EN接地，使其使能有效，CLK接锁存信号（LD），其数据端口与上述计数器的输出端口一一对应相接，如图所示：
分频器的器件选择：
10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。
如图所示：
实际为10进制计数器。
DIV8示意图如下所示：
实现了把10MHz的晶振频率分频为1MHz、100kHz、10kHz、1kHz、100kHz、100Hz、10Hz、1Hz、0.1Hz。
4位动态扫描显示电路设计：
7490、DIV8分频器、74151（八选一数据选择器）、74153（双4选1数据选择器）
原理分析：
四位动态扫描显示电路采用开关控制数据的选择和扫描电路的扫描控制端，在扫描过程中，四个七段共阴极数码管依次显示数值，当扫描频率达到一定值时，其变化和速度超过人眼的辨别范围，即可以看到数据显示在数码管上了。
连线图如下所示：
4位动态扫描显示电路
数字单稳态触发电路设计：
用两片D触发器构成一个单稳态触发电路，再将两个单稳态触发电路串行级联构成产生锁存（LD）和清零（CR）的单稳触发电路。
如图所示：
在M端输入脉冲信号，CP端输入脉冲控制信号，通过触发器后，Y端输出的信号为单稳态的暂态，是高电平，其脉冲宽度是CP脉冲的2倍。
通过功能仿真图来观察：
从图中可以看出，Y的暂态为高电位，且宽度为CP的2倍。
同理，通过两个此触发电路产生CR清零信号脉冲，用此处的Y即LD锁存信号作为M脉冲实现，示意图如下所示：
功能仿真图如下所示：
从图中可看到，LD和CR信号紧邻，且时间是CP的2倍，只要CP的频率足够大，那么误差就比较小，即让实际采样时间与理论值相差尽量小。
调试信号功能设计（N分频电路）：
DIV8分频器、74161、MUX41四选一数据选择器
调试信号的内部构成
调试信号的总体效果图
图中10MHz接晶体振荡器，SWA、SWB、D、C、B、A为六个开关控制键。
其中，SWA、SWB为量程选择控制键；D、C、B、A为N分频实现控制开关，此设计可以实现16以内的任意分频数。
例如，实现8分频，首先8—1=7，写出7的四位二进制表示为0111，在对其取反为1000，所以将D、C、B、A置为1000即可实现8分频，其中开关闭合为高电平“1”，断开为低电平“0”。
FM为分频过后的输出信号。
选择控制端产生测频时基信号（包括小数点和单位的控制）设计：
DIV8分频器、两片74139（2---4线译码器）、74153M（四选一数据选择器）、非门和与非门。
选择控制端产生测频时基信号
此模块通过开关控制选择时基信号时间10s、1s、0.1s、0.01s作为采样时间，同时控制DP1、DP2、DP3来控制小数点的位置，通过两个LED灯来实现单位的显示。
第四章电路的组构与调试
4.1遇到的主要问题
在实验过程中，遇到的问题是：
1）锁存器的设计，考虑的太少，没有添加LD锁存信号，导致数据无法锁存进去，出现错误，数码管无法显示。
2）计数器的设计，我没采用74160，而是采用了7490实现，由于对其功能的不熟悉，多次造成数据的计数错误，不是采用十进制计数，而采用五进制，通过对其功能的进一步了解，将二进制端与五进制端做了区分，组成了十进制计数器。
3）对4位动态扫描电路的设计时，数码管显示全为零，分析后发现其数据端口与锁存器的数据端口连接错误，我直接采用了直连，没有考虑到数据扫描的效果，最后改正了。
4）对于小数点的控制，出现了我的第二位小数点与第三位小数点的控制效果颠倒了，而且出现数码管数字的二、三位的数值也颠倒了，思考分析后，感觉是扫描时的控制信号接错了，例如，本该从00、01、10、11、00循环扫扫描，此为正常；若出现接错，会出现00、10、01、11、00的循环结果，刚好二、三位的位置颠倒，在改过电路后，试验成功，确实是那出了问题。
4.2现象记录及原因分析
1）在调试的过程中，出现全为零的现象：
原因分析：
可能为接线的原因，数据端口的接线没有考虑到一一对应。
2）调试过程中出现小数点位数不对，二、三位互换的情况：
原因分析：
在设计的时候，把两位的线搞反了，出现此种情况。
3）调试过程中，二极管灯不亮：
原因分析：
可能接线错误，也可能是二极管的原因。
4）调试过程中，数码的显示变化较慢，容易跳动：
原因分析：
可能是所选择的信号频率太低，导致时基信号时间长（即采样时间过长），导致测量时间长，所以体现在显示器上就是等待时间过长，数码变化慢、稳定的慢。
4.3解决措施及效果
针对出现的现象，与同学讨论交流、查阅有关资料，确定原因后改进电路。
其中的二极管不良的原因是没有接共阴极的电位，所以不会亮；添加共阴极低电平后，发光二极管正常工作了。
关于二、三位数字颠倒的原因是扫描的控制位接反了，调整四位动态扫描显示电路的内部结构后，此问题得到解决。
出现全零的原因是数据端口接线错误，重新布局，重新接线后恢复正常。
针对数字跳动的现象，原因在测试采样时间过小，导致计数时出现数字的跳动，在正常的误差范围之内。
4.4功能的测试方法、步骤、设备、记录的数据
测试方法：
SWB
SWA
所选调试信号频率
1
1
1MHz
1
0
100kHz
0
0
10kHz
0
0
1kHz
此频率计使用较为方便，仅通过开关即可以进行操作。
SWA、SWB为调试信号的选频控制开关：
（开关断开为“0”，闭合为“1”）
开关SWC控制调试信号与测量信号的输入选择：
（开关断开为“0”，闭合为“1”）
SWC=“0”，输入调试信号，进行功能的调试；
SWC=“1”，输入测试信号，进行信号频率的测定。
另外四个开关D、C、B、A为调试信号的16以内的N分频置数器：
D、C、B、A功能表：
（开关断开为“0”，闭合为“1”）
D
C
B
A
分频数
0
0
0
0
16
0
0
0
1
15
0
0
1
0
14
0
0
1
1
13
0
1
0
0
12
0
1
0
1
11
0
1
1
0
10
0
1
1
1
9
1
0
0
0
8
1
0
0
1
7
1
0
1
0
6
1
0
1
1
5
1
1
0
0
4
1
1
0
1
3
1
1
1
0
2
1
1
1
1
1
测试步骤：
第一：
先接通各个相应的控制开关以及晶体振荡器
第二：
通过SWC开关选择调试或者测量功能
第三：
通过DCBA四个开关来控制分频数
第四：
接通信号源即可从数码管上读出所测信号的频率
第五：
就录数据，分析。
测试所需设备：
此频率计是在实验室完成的，所需要的设备为LP——2900（EP1C3T144C8型FPGA）、函数信号发生器（用于产生所需的测试信号）、PC机一台（装有QuartusⅡ软件）。
记录的数据：
测频时用1kHz分频（SWB、SWA=00），
预置数DCBA
1000
1011
分频数
8
5
理论频率
125.0Hz
200.0Hz
实测频率
125.0Hz
200.0Hz
测频时用10kHz分频（SWB、SWA=01）
预置数DCBA
1000
1011
分频数
8
5
理论频率
1.250kHz
2.000kHz
实测频率
1.251kHz
2.000kHz
测频时用100kHz分频（SWB、SWA=10）
预置数DCBA
1000
1011
分频数
8
5
理论频率
12.50kHz
20.00kHz
实测频率
12.51kHz
20.03kHz
测频时用1MHz分频（SWB、SWA=11）
预置数DCBA
1000
1011
分频数
8
5
理论频率
125.0kHz
200.0kHz
实测频率
125.3kHz
200.2kHz
第五章结束语
5.1对设计题目的结论性意见及进一步改进的意向
此设计题目难度还能接受，没有什么大的难点，对一些小问题，同学之间讨论交流就基本解决了，主要难点是大家对软件的不熟悉，操作时有点生。
经过这次实验，对软件已有很好地掌握，下次可以出些难度稍大点的题目，更希望模电、数电之间联系大点，要同时把两个做好才能完成整体设计的题目，并且提示不要太多，让我们自己去分析、思考、计算和设计。
5.2总结设计的收获与体会
针对频率计的设计，总体还感觉难度合适，有思考，有分析，运用了所学知识，并对所学知识更进一步的了解与熟悉，熟悉了它们的运用。
学会了使用新的软件QuartusⅡ软件。
本次实验是建立在《数字电路及系统设计》课程之上的，在课程上我们已经学过的一些芯片只是在理论上知道，不知道具体能够做什么，具体的连线该如何做等等的问题。
通过这次课程设计，认识到几点：
理论与实际不是挂钩的，理论知识再丰富，没有设计的实践的设计的头脑，即使你是学霸，依然不行；
对芯片的记忆要清楚，不要弄混它们的功能以及使能端的有效电平；
对一些常见、常用到的芯片要把它的功能熟记于心，做些拓展，与它的芯片做对比记忆和使用；
设计一定要自己动脑筋，不要总是问这个问那个甚至抄袭，那些都是没用的，不经过脑子思考的东西怎么会是自己的呢，还是要自己思考，不管有多难，哪怕最后做不出；
出了问题不要一味的抱怨，要平心静气的去思考、去分析、去检查、去改进，抱怨愤怒是没用的，你能做的就是耐心的检查、测试，这同样是生活所需要的品质；
目标，就是目标，这几天的课程设计着实让我意识到目标的正能量是多么强烈呀，为了完成课设，基本每天都是凌晨3点睡觉，早晨8点就跑去实验室，一待就是一整天，甚至有些同学都不吃饭。
有位同学说得好：
期末考试好歹有时间吃饭，这个课设都没时间吃饭了。
总之，这次的课设，包括模电，让我体会到实践的重要性和目标的重要性。
附图：
总图共分为四大块：
如下所示
参考文献：
[1]康华光，皱寿彬.电子技术基础——数字部分（第四版）.北京：
高等教育出版社，2000
[2]赵曙光.可编程器件技术原理与开发应用.西安：
西安电子科技大学出版社，2011
[3]赵曙光，刘玉英，崔葛瑾.数字电路及系统设计.北京：
高等教育出版社，2011
[4]崔葛瑾.基于FPGA的数字电路系统设计.西安：
西安电子科技大学出版社，2008
升级会员 