电脑主板layout规范EMI及EMC.docx

电脑主板layout规范EMI及EMC.docx

《电脑主板layout规范EMI及EMC.docx》由会员分享，可在线阅读，更多相关《电脑主板layout规范EMI及EMC.docx（23页珍藏版）》请在冰豆网上搜索。

电脑主板layout规范EMI及EMC

Layout规范

一:

机构

尺寸：

①ATX:

305?

CM（12000mil×?

）※“？

”可调整尺寸。

②MIC-ATX:

245×?

CM（9600MIL×?

③PCB四角应有50mil斜角。

定位孔：

①定位孔圆心距板边（5，5）mm,（200,200）mil.

②定位孔尺寸4mm（157mil）,孔为NPTH.

③一片板子最少需有三个（含）以上定位孔.

光学点：

①光学点圆心距离板边（5,10）mm,（200,400）mil.最小不得小于5mm.

②光学点直径1mm（40mil）,使用圆形。

③光学点防焊层直径3mm.（layer28、layer29copper）

④一片板子最少需有三个（含）以上光学点。

⑤若背面有放SMD零件，也须放光学点。

螺丝孔：

①目前板子有ATX和MIC-ATX二种，螺丝孔位置有些许不同。

②螺丝孔正中间的孔为NPTH，不接任何NET。

③螺丝孔外圈8个PADNET须接到此区域GND。

固定零件：

须依坐标放在固定位置，不可任意更动：

KB、USB（LAN）、COM、PRN、VGA、Sound、GameportAGP、PCI、CNR、AMP

二：

Placement

顺序：

1.机构零件先摆。

（须用坐标去摆，全部过程中要用键盘，不可用鼠标）

2.大零件先摆定：

CPU、北桥、南桥、PWM、DIMM、CLK、ATK、ATX-CON、IDE、FDC、Sound\、Superl/O、BIOS

3.须看线路图一页一页依据大零件摆零件，不可摆在不相关位置或摆的很远。

在摆同时须依照走线将方向确定，不是摆了就可以。

（有时线路图画在这一页，但不见得就摆在这里，须注意NET的接法）

注意事项：

1.放置零件时格点需设定为G25，零件原点固定朝左或朝上。

2.零件不可排的过近（外框不可有重迭现象），尤其同是DIP零件如：

EC对EC、EC对CHOKE…会使生产加工零件产生挤推，造成零件浮件状况。

3.零件方向性一致、需整齐、美观、不可重迭。

4.solderside放零件时，SMD零件尽量集中，中间不可有DIP零件，方便生产加工作业。

5.电阻电容、二极管摆放需确认正负极性，需方向一致。

6100pin以上芯片需加光学点。

7.CLK芯片尽量靠CPU、DIMM放，走线尽量短。

8.CPU内部除了放ByBass电容及热敏电阻外，其它零件都不许放。

9.SPK、AUX、CD接口平放或是坚放由左到右、由上到下的摆放顺序为SPK、AUX、CD。

10.FAN、Power-Connector（2×10、2×2、1×6）插座方向须好插，不要有EC或高零件文件住。

11.插座、排针旁不要有高零件，不好插拔。

（如BIOS、BT、EC、CHOKE….）

12.LAN插座最好在PCI3与PCI4中间的下下方。

13.Crystal不可离IC过远。

14PCISLOT中间最少须各有一颗VCC5、VCC3EC。

15CHOKE外框之内不可放零件（如C0603、R0603）

热敏电阻的摆放优先级：

①370脚座正下方

②power电路部分

③南桥附近。

风扇的摆放优先级:

：

①CPU附近

②AGP附近

③南桥附近。

Bypass电容：

①By-pass电容须分散开来放置，须平均放置在各个电源附近。

②南、北桥需放8个ByBass电容，放在对角且对称，二颗一组。

限制位置：

1注意零件限高区、限制区、固定位置、层面。

（layer162d-line、TOP须打开）

2距离板边120mil以内不可放置任何零件。

3插针及很高的插件零件都不可以在AGP、PCI的正上方、正下方。

AGP、PCI、CNR、ACRslot上方及下方不可放470u以上电容零件，会有板卡长卡卡到问题。

（470以下电容也尽量避开此区域，有些板卡较低也会卡到）

4DIMM耳朵下为DIP零件限高区。

5DIMM下方22CM以下不可放ATX-CON，会有外壳限高问题。

6螺丝孔到板边的地方不可以放任何零件。

7Mic-atxM/B左上角宽630mil、长260mil为零件禁置区。

（生产加工固定铁片会卡到）

8BGA外框60mil之内不要有零件（BGA外框至零件外框）。

9注意DIMM、IDE、FDC不可放的太左边，跑到AGP下方区域。

AGP：

①插座四周有90mil限高区，只可入SMT零件。

（Layer16TOP须打开）

②且AGPSLOT下缘1000mil区域为DIP零件限高区，限高285mil.

③AGP左侧不可放FQN，会被VGA板卡散热片档住。

CLOCK：

①第一层排By-pass电容，第二层排电阻，第三层排电容。

②对称走零件也须对称放。

POWER：

①：

先了解一份图有几种电源，有好哪些须切PLANE，有哪些须走Tracks或铺Copper再将相关的IC、MOSE、零件摆在相对位置。

②须依据电源输入、输出原理，及所要供给CPU、IC去摆。

须预留铺Copper空间

CPU：

①P4CPU内部10颗C1206PADOO为椭圆形、4颗REFC0603、CPUL24pinC0603,其余一律不准放；摆放方向须考虑Vcore铺的顺畅度。

②P4CPU底部4颗C1206PAD摆放方向须考虑Vcore铺的顺畅度。

③REF.S（R、C、L….）零件放在Layer4.

三走线：

注意事项：

1板边30mil内不可走线。

（layer25板边切割在线不可有走tracks）

2不可走Y型、不可走T型。

3线尽量直拉、少打折、不可在pds与pads间绕来绕去。

4信号线须先算好走线的顺序，尽量少打孔。

大电流信号如须贯孔，可考虑多加几个贯孔。

5当遇到须对称走（如：

USB、LAN）、等长的信号线（如AGP的六条特殊线、CLK线等）时要多加注意。

6声卡部分LC电路走线先经过电感再到电容。

7当主板界面第二层为GND，第三层为VCC时，凡走在第四层的所有线不可平行走在POWER内层切割线之上，如果第二层为VCC，第三层为GND时，则反之。

8所有电源线（如：

VCC3-SBY、VCC5-SBY、+12V、-12V、-5V、VCC2_5…）等须走30mil以上。

9只要是DIP（如AGP、PCI、CPU、IDE、FDD、DIMM等）插件零件，如果有信号线从两个PAD间穿过就必须平均的走在其间。

10在ATX-CON除本身的信号线外，其它任何信号线都不能经过。

VCC、VCC3都必须铺铜（1、4层），铜泊上要加贯孔。

11LAN线必须走在同一个区域内，尤其不能走在Sound区域内。

12CHOKE上面不可过第一层的线。

13I/O部分：

先从电容走到接口（DIP组件上）。

再直接从电容拉出打孔走线。

14在南、北桥（BGA）芯片走线时，每边至少须预留2个通道。

（须注意plane切割）

15电源线与信号线之间至少空15mil

16多排阻、三极体、二极管、芯片上拉出的线不可在PIN口直接斜出来。

17VIA与VIA之间至少空10mil间距。

18所有VREF线至少走20mil以上。

19打贯孔需交叉打，不可让内层中断。

20贴片电源、clock的电阻、电容人、电感、EC、choke、crystal中间不可走线。

21所有CRYSAL零件（如×1、×2…），layer1andlayer4不可有TRACKS走过，且layer1andlayer4需铺GNDCOPPER。

22I/OConnectorTracks和CLKtracks不要走。

23板边layer252D-line所对应layer1、4上不可走任何tracks.

24By-pass电容tracks愈短愈好，不可零件放的很近，但tracks拉的很远后才打via.

370CPU:

：

1.CKS只可打一颗贯孔。

2所有走线一律由北桥走到CPU后，再由CPU走线到排阻。

3走1：

2（走5空10mil）,绕线也是1：

2（走5空10mil）.

4以下群组等长：

1先走HD0～HD63，需绕等长（长度误差500mil.,尽量等长）长度1500mil～4500mil之间。

2HA3～HA31、HREQ0～4、-ADS需绕等长（长度误差500mil,尽量等长）

3RS0～2、DEEER-、HITM-、HLOCK-、DBSY-、DRDY-、HIT-、HTRDY-、BREQ0-、VPURST-、BPR-#、BNR-走线长长度1500～4500mil之间。

5NET：

A20M-、FERR-、IGNNE-、INIT-、INTR、NML、CPUSLP-、SMI-、STPCLK-、VID「0..4」、VCOREDET、ITPRDY-、ITPREO-、HTCK、HTDI、HTDO、HTMS、HTRST-走6mil空6mil.

6CPU内部除RT、Vcore、CPUVREF电容外，其余零件均摆在外部，走线进去。

7绕线不可在CPUPAD与PAD中间绕，须注意绕线的安全距离，同名称绕线短路时PADS软件检查会无法侦测到。

8线宽、spacing比例须尊照产品layout注意事项执行。

9须注意370CPU限高区域零件可摆放的高度。

10CPUTracks须集中走，在右边须各走一条30milGNDtracks与其它线路隔开。

11370CPU至VTTpull-hi排阻、电阻：

1一侓走componetside,不打贯孔。

2所有走线必须由CPU拉VTTPULL-UP排阻

3走线长度需小于2000mil.

4VTTCopper宽度需150mil以上。

（VTT不可走内层）

5VTTPULL-UP排阻，两个之间放置一颗电容。

6VTTCOPPER头、尾、转弯处放置一～二颗电容。

K7CPU：

1.每一条Tracks只可打一颗贯孔。

2以下群组等长：

（误差100mil）<6000mil

①-SDAT0～-SDATA15走5空15（1：

3）

-DICLK0、-DOCLK0走24空8mil

②-SDATA16～-SDATA31走5空15（1：

3）

-DICLK1、-DOVLK1走24空8MIL

③-SDATA32～-SDATA47走5空15（1：

3）

-DICLK3、-DOCLK2走24空8mil

④-SDATA48～-SDATA63走5空15（1：

3）

-DICLK3、-DOCLK3走24空8mil

⑤-AIN2～-AIN14走5空15（1：

3）

-FILVAL、-DIVAL、-DOVAL走5空15（1：

3）

-AICLK走24空8mil

⑥-AOUT2～-AOUT14走5空15（1：

3）

-AOCLK走24空8mil

⑦CFWDRST、CONNECT、PROCDRY走5空15（1：

3）愈短愈好

3C、L零件须靠近北桥放；若BGA出pin走layer4,则此组零件放在背面。

4UCLK、-CPUCLK（CPUAN19、AL19）Tracks走13空14mil,须对称走、对称绕线，零件须对称摆。

5LKOUT、-CLKOUT（CPUAL21、AN21）Tracks走13空14mil,须对称走、对称绕线，零件须对称摆，长度在2000～3000mil之间。

6PUPADAL15、AN15Tracks走13空14mil,此二条tracks须等长。

COREFB+、COREFB-（CPUAG11、AG13）走15mil空15mil,须对称走。

P4CPU：

1每一条tracks最多只可打二颗贯孔。

2没有打viatracks长度须加50mil（1颗via25mil,二颗为50mil）

3以下群组等长：

（走7空13、误差10mil）

1HD-[0…15],DBI-0

HDSTBP-0,HDSTBN-0

2HD-[16…31],DBI-1

HDSTBP-1,HDSTBN-1

③HD-[32…47],DBI-2

HDSTBP-2,HDSTBN-2

④HD-[48..63],DBI-3

HDSTBP-3,HDSTBN-3

⑤HA-[3…16]

HASTB-0、HREQ-[0..4]

7HA-[17…31]

HASTB-1

4Group等长，北桥和CPU内部长度须算进去。

5HDSTBP-、HDSSTBN-对称走、对称绕。

6CPU内部放10颗以C1206（随圆形），底部预留四颗C1206

CPU内部：

CPUL24电阻、CPUF20，AA21，F6，AA6REF四颗603。

7CPU内部零件须排列整齐，不要文件住VCORE通道，使Copper铺大一点。

8CPUVCORELAYER1、4都须铺copper,也须走内层。

须铺整齐、漂亮。

SDRAM：

1每一条tracks只可打一颗贯孔。

2MD0～MD63tracks先走。

3DIMMPAD中间不可绕线。

4DIMMTracks集中走，在tracks最右端及最左端的layer1/layer4须走30milGNDtracks与CPU及其它线路隔离。

5DIMM1至DIMM2、DIMM2至DIMM3TRACKS直拉，不要绕远路。

6Tracks须走在PAD正中间，不要偏一边走。

DDR:

1所有data、DQS、DQM一律走在layer1,不可有任何一颗via.

2空10mil;DQS须走5空15mil.

3北桥BGA内部走三条tracks（5:

4:

5:

4:

5:

4:

5）,一出BGA须马上改为5mil.（在BGA内部线径为4mil；距为5mil）只有DDRtrace在BGA内部允许走三条trace,其余一律走二条trace.

4走layer1在DIMM内部也须走在Layer1;走layer在DIMM内部也须走在layer4,只有在最后一根要接pull-hi排阻时才可改走layer1.

5所有data分为8个group,每组各含一根DQS、DQM、DQS、DQM不允许换PIN，同一群组8条MD可任意换PIN。

6同一群组tracks集中一起走（包含MD、DQS、DQM）。

7所有DQS、DQM用单一电阻，同一群组8条MD须统一放在二颗Damping排阻内，不可与其它组MD放在同一颗排阻。

8分8个群组走线，皆以DQS为中心长度去绕等长。

9racks须走在slot正中间，不可偏一边。

10DDRCLK+，DDRCLK-须对称走对称绕线（走20：

5：

7：

5：

20）。

11DRVREF电容须靠DDRSlotPAD愈近愈好，须平均分给每一根。

12y-pass电容须平均散放正DDRSLOT之间。

13racks须走在PAD正中间，不要偏一边走。

14DIMMPAD中间不可绕线。

15DDR-VTTCopper最少150mil.。

AGP：

1每一条Tracks只可打一颗贯孔。

2Tracks线一律走5空15mil.

3有6条控制线须走5空20mil,各组线路须对称走、对称绕线（一起转角、一起打贯孔）：

AD_STB0与-AD_STB0、AD_STB1与-AD_STB1、SB_STB与-SB_STB（对称走二条tracks长度差共需小于100mil）

4分三组group绕等长：

（误差100mil）

1ADD0～AAD15、ADSTB0、ADSTB-0、ACBE-0～1。

2ADD16～AAD31、ADSTB1、ADSTB1、ADSTB-1、ACBE-2-3。

3SBA0～7、SBSTB、SBSTB-。

绕线以每组的控制线为中心点去绕。

5GP5V一律走tracks拉进来，将VCC3Plane上移，使VCC3plane大一些。

6racks须走在slot正中间,不可偏一边.。

CLOCK：

1新图开始做时，须先将所有CLK先走好，长度也须先绕好，space须先用GNDTracks走好（先占住空间），在拉线过程中不可拿掉。

2走13空14（走9空18），VIAspace24mil、via愈少愈好。

（特殊走线，另行规定）

3BITCLK、BITCLK-SA线路走法同一般clock,走13空14mil.

4除了clk可走13mil,其余任何tracks不可直13mil

5DIMMCLK只可打一颗via.

6DIMMPAD间通道只可走一条CLK，CLK须走在正中间

7切割线不可在clktracks上（参照planeclock项）：

1CLKTracks除不可在切割在线外，与切割间距最少须为CLKTracks的二倍距离，如：

CLK走9mil，则tracks与切割线space最少须为18mil.

2对称走tracks为+、space、-三个加起来算为一条线，如：

对称走7空8，则7+8+7=22，22×2倍=44,所以对称走tracks与切割线space最少须为44mil.

8走线、绕线等长是时走在靠GND层面，且须集中在同一个plane内，不可在不同plane间走来走去。

9CLK整条tracks包含PAD、VIAspace要够；常常tracksspace够，但零件PAD、via与其它tracks、零件pad、via过近。

（尤其在CLKIC附近R、C最常space不够）

10若有track长度须以其它相加，须须以最长加上最短除以2，所得到的平均值。

11SMBDATA、SMBCLK走10空10。

VGA：

1R、G、BC0603须靠北桥放。

2走10空10mil.

3R、G、B须包含10milGND

4若R、G、B有+、-tracks须对称走，且每组须用GNDTracks隔开，“一”负端R、C须靠connector端放。

5不可从ATX-CON至VCORECHOK之间过或VCORECHOKE旁边过，因为VCORE噪声很大会干扰到VGA，内层GNDplane须尽一刀隔开。

6VGA相关所有Tracks集中走，最外围包上GNDTracks.

7VGACON-PIN9Fusetracks走15mil.

HUB-Link（intel）:

1有HUB线路集中走，最外面用GND包起来。

（HL0～HL10，HLSTB，HLSTB-）

2Tracks线一律走5空15mil

3HLSTB、HLSTB须对称走、对称绕，走5空20mil.

4南、北桥出线顺序须算好，全部统一走layer1（不可有任何贯孔）若是出pin问题一定要打，则全部tracks须打在相近位置，此状况若没有打viatracks也须打via。

5HUBREF电路若只有一组，则须将此电路放在南、北桥正中间；若有二组，则一组靠近北桥，另一组靠近南桥，愈近愈好。

Tracks宽度最少20mil以上。

须由电容拉入BGA内部。

V-Link（via）:

1所有线路集中走，最外面用GND包起来。

2Tracks线一律走5空10mil.

3有6条特殊线须走5空15mil，各组线路须对称走、对称绕：

UPCMD与DNCMD、UPSTB与-立UPSTB、DNSTB

4VLAD[7:

O]、VBEO、LPAR及六条特殊线tracks需绕等长。

（长度差共需不于100mi;），最长不要超过8000mil。

5南桥LVREF-SB、VCOMPP和北桥LVREF_NB、LCOMPP愈短愈好，最长不要超过1000mil

6南、北桥出线顺序须算好，全部统一走layer1（不可有任何贯孔）；若是出pin问题一定要打，则全部tracks须打在相近位置，此状况若没有打VIAtracks也须打via.

7LVREF电路须靠近北桥、南桥，愈近愈好。

Tracks宽度最少20mil以上。

须由电容拉入BGA内部。

HyperZIP（SIS）:

1所有线路集中走，最外面用GND包起来。

2分成三个群组：

①ZAD[0…7]：

走5空10mil

ZSTB0、ZSTB0-：

走5空15mil（须对称走、对称绕线）

②ZAD[8…15]：

走5空10mil

ZSTB1、ZSTB1-：

走5空15mil（须对称走、对称绕）

3ZUREQ、ZDREQ-：

走5空15mil（须对称走、对称绕）

3南、北桥出线顺序须算好，全部统一直layer1（不可有任何贯孔）；若是出pin问题一定要打，则全部tracks须打在相近位置，此状况若没有打VIAtracks也须打VIA

4ZVREF电路须靠近北桥、南桥，愈近愈好。

Tracks宽度最少20mil以上。

须由电容拉入BGA内部。

LAN：

1RXIN-、RXIN+对称走，走10空10，须包GND。

（包GND也是走10空10）

2TXD-、TXD+对称走，走10空10，须包GND。

（包GND也是走10空10）

3RXIN-、RXIN+、TXD-、TXD+最多只能打两个via.

4不可走到IOGND或SoundGNDplane内

5整条tracks包含PAD、VIAspace要够；常常tracksspace够，但零件PAD、VIA与其它tracks、零件PAD、VIA过近。

6须远离CLDTracks.才会干扰到CLK

7接ICVCC3_LAN、VDD25、VDD25_R、AVDD1、AVDD2、AVDD3走30mils

8接到LANCONVCC3_LAN走6空6即可。

CNRLAN：

1tracks线一律走10空10mil

USB1.0：

1Connector至chip间全线tracks走10空10mil.

2每组+、-须对称走。

3须远离CLKTracks,才会干扰到CLK。

USB2.0：

1每组+、-须对称走，+、-误差150mil以内。

2走线方式：

①走7.5空7.5mil。

②与CLKTracks间隔50mil.（USB与CLKTracks须用30milGND隔开，space10mil）

3与其它GROUP走线间隔20mil

4与USB之外Tracks间隔20mil;

5每组对称走须包10milGND,space10mil.

3最多只允许打二颗VIA。

4SB由南桥到USBCON或USB排针，长度不可超过17inch;USB由南桥到CNR，长度不可起过8inch.

5须靠GND层走，若是走在不同plane（跨plane）时，须加二颗c0603电容，所加c0603须与USBtracks距离20mil之内。

6换层（打VIA）时也须加二颗c0603电容，VIA在那个powerplane内电容NET就接此power+GND.

7须远离CLKTracks,才会干扰到CLK。

IDE1:

所有线路集中走。

2tracks线一律走5空10mil.

3PHDRDY、-PDIOR由南桥到Damping电阻间线长不可大于1000mil,Ttacks总长不超出4500mil.

4PDD0～15由南桥到Damping电阻间线长不可大于1000mil,Tracks总长为4500～5000mil.

5PDD0～15、PHDRDY、-PD