多功能数字钟电路设计.docx
《多功能数字钟电路设计.docx》由会员分享，可在线阅读，更多相关《多功能数字钟电路设计.docx（21页珍藏版）》请在冰豆网上搜索。
多功能数字钟电路设计
学号：
0120909320427
课程设计
题目
多功能数字钟电路设计
学院
信息工程学院
专业
通信工程
班级
通信0904班
姓名
黄芬
指导教师
刘雪冬
课程设计任务书
学生姓名：
黄芬专业班级：
通信工程0904班
指导教师：
刘雪冬工作单位：
信息工程学院
题目:
多功能数字钟电路设计
初始条件：
数字电子技术基础知识、模拟电子技术基础知识、电子技术实验室、NE555、74LS90、74LS48、7段数码管。
要求完成的主要任务:
（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
1.完成本题目的理论设计，相关参数符号设计目的
2.对理论设计方案进行实物测试或仿真分析，并与理论结果进行对比
3.完成不少于20页的设计报告，详细说明理论设计过程以及测试/仿真分析结果
多功能数字钟电路设计
1设计要求1
1.1基本要求1
1.2扩展功能1
2.系统原理框图1
3方案设计与选择2
3.1时间脉冲产生电路2
3.1.1振荡器的设计与选择2
3.1.1振荡器的设计与选择2
3.2时分秒计数器的设计2
3.2.1分、秒计数部分设计2
3.2.2时计数部分设计2
3.3显示电路的设计2
3.4校时电路的设计2
3.5整点报时电路设计2
3.6总体设计电路图2
2
3.2分频设计5
3.3时分秒计数器的设计5
3.3.1时计数部分设计6
3.3.2分、秒计数部分设计6
3.4校时电路设计7
3.5整点报时电路设计8
3.6显示部分8
3.7总体设计电路图9
4、元器件的选择11
4.1振荡器NE55511
4.1.1.NE555的特点11
4.1.2NE555引脚位配置说明11
4.2计数器74LS9012
4.3译码器74LS4813
5、电路仿真15
5.1振荡器部分的仿真15
5.1.1NE555输出结果仿真15
5.1.2NE555输出和电容C1波形15
5.2分频器的仿真16
5.3时间显示仿真17
5.4整点报时、校时电路仿真18
6总结19
附录元件清单20
参考文献21
1多功能数字钟电路设计要求1.1基本要求
（1）准确计时，以数字形式显示时，分，秒的时间。
（2）小时电路“二十四翻一”，分电路和秒电路“六十翻一”。
（3）校正时间。
2.2拓展要求
整点报时
2多功能数字钟电路系统原理框图
3方案设计与选择
3.1时间脉冲产生电路
3.1.1振荡器的设计与选择
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
方案一：
由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图1555与RC组成的多谐振荡器
方案二:
选用石英晶体构成振荡器电路。
石英晶体振荡器的作用是产生时间标准信号。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
如下图采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
图2石英晶体振荡器图
方案三：
由集成逻辑门与RC组成的时钟源振荡器。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合
图3门电路组成的多谐振荡器图
方案三的门电路组成的多谐振荡器频率稳定性较差，不适合作为脉冲发生器。
方案二的石英晶体振荡器虽然稳定性好，但是输出信号的频率非常高，需要经过多级分频。
方案一的555定时器与RC组成的多谐振荡器适用于对稳定性要求不是特别高的情况，且RC选择恰当的时候可以产生1KHZ的脉冲信号。
综合以上因素，选择方案一。
参数确定：
555定时器的脉冲时间是由于RC充放电确定的。
根据三要素公式：
充电过程的方程式：
充电时间为：
放电过程的方程式：
放电时间为：
总时间为：
频率为：
首先确定C1=0.1uf，R2=5.1K，需要输出频率f=1KHZ，将充放电时间算出，确定电阻R1。
通过确定R1=4.1K。
3.1.2分频器的设计
分频器的工作目的主要有两个：
第一，产生标准的秒脉冲。
第二，是提供电路工作所需要的信号，比如校时电路中用到的10HZ，就是为了校时方便而设计。
选择计数器作为分频器，计数器有很多元件可以选择，但是要合理充分的利用，选择3片中规模集成计数器74LS90可以完成上诉功能，74LS90是二—五—十进制计数器。
因为555定时器产生1KHZ的信号，第一片的Q3输出100HZ，第二片的Q3输出10HZ，第三片输出1HZ。
经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲。
电路图下图：
图4分频电路
3.2时分秒计数器的设计
3.2.1分、秒计数部分设计
分和秒一样，都采用60进制计数，本设计选用74LS90作为计数器。
设计电路图如下图。
当分（秒）计数部分的个位接受秒计数部分的信号（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。
分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给出进位信号。
当十位和个位计满60个数后计数器清零。
计数规律是从00——59——00。
图5分、秒计数部分电路设计
3.3.1时计数部分设计
时间计数设计为24进制计数，有多种计数器可供选择，本设计仍选74LS90作为计数器。
设计电路图下图。
当时计数部分的个位接受分计数部分的信号，计数满10后向时计数部分的十位给出一个进位信号。
时十位计数部分接受个位的进位信号并进行计数，当十位和个位计满24个数后计数器清零。
计数规律是从00——23——00。
图6时计数部分电路
3.3显示电路的设计
显示部分有数码管和BCD数码管译码器74LS48组成。
根据74LS48的特性设计如下图所示电路。
Q0-Q3接受计数器输出的数据，按照数码管显示规律译码出可直接输入数码管的数据，将时间实时显示出来。
图7数码管显示电路
3.4校时电路的设计
当数字钟接通电源或者计时出现错误时，需要校正时间，校时是数字钟应具备的基本功能。
一般的电子手表都具有时、分、秒等校时功能。
为了电路简单，我们只对时和分进行校时。
校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。
时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。
图8校时电路
值得注意的是，由与非门构成的组合逻辑电路，在开关S闭合和打开的时候容易发生抖动，从而使校时出现错误，对于这中情况要采取去抖的措施，接上电容就可以，但是为了让去抖更有效，加上了由与非门组成的RC触发器。
由此可以保证电路不会有抖动现象。
改进图如下图：
图9改进的校时电路
3.5整点报时电路设计
设计原理图如下图9，由图可知，当分十位Q0Q1、分个位Q0Q3、秒十位Q0Q2和秒个位Q3同时为“1”时，电路驱动NPN三极管，报时电路工作，即当分、秒时间为59分58-59秒两秒内蜂鸣器发出响声报时。
图9整点报时电路
3.6总体设计电路图
图11总体电路图
4、元器件的选择
4.1振荡器NE555
NE555（TimerIC）大约在1971年由SigneticsCorporation发布，在当时是唯一非常快速且商业化的TimerIC。
4.1.1.NE555的特点
1.只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之久。
2.它的操作电源范围极大，可与TTL，CMOS等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
3.其输出端的供给电流大，可直接推动多种自动控制的负载。
4.它的计时精确度高、温度稳定度佳，且价格便宜。
4.1.2NE555引脚位配置说明
如右图NE555接脚图
Pin1（接地）-地线（或共同接地），通常被连接到电路共同接地。
Pin2（触发点）-这个脚位是触发NE555使其启动它的时间周期。
触发信号上缘电压须大于2/3VCC，下缘须低于1/3VCC。
Pin3（输出）-当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。
周期的结束输出回到O伏左右的低电位。
于高电位时的最大输出电流大约200mA。
Pin4（重置）-一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。
它通常被接到正电源或忽略不用。
Pin5（控制）-这个接脚准许由外部电压改变触发和闸限电压。
当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。
Pin6（重置锁定）-Pin6重置锁定并使输出呈低态。
当这个接脚的电压从1/3VCC电压以下移至2/3VCC以上时启动这个动作。
Pin7（放电）-这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。
Pin8（V+）-这是555个计时器IC的正电源电压端。
供应电压的范围是+4.5伏特（最小值）至+16伏特（最大值）。
参数功能特性：
•供应电压4.5-18V
•供应电流3-6mA
•输出电流225mA（max）
•上升/下降时间100ns
.NE555的相关应用:
NE555的作用范围很广，但一般多应用于单稳态多谐振荡器（MonostableMutlivibrator）及无稳态多谐振荡器（AstableMultivibrator）。
4.2计数器74LS90
74LS90计数器是一种中规模二一五-十进制计数器，下降沿触发，R0
（1）,R0
（2）是清零端，R9
（1），R9
（2）是置9端，CPA和QA可组成一个二进制计数器，CPB和QBQCQD组成五进制计数器；若把QA和CPB相连，脉冲从CPA输入，则构成8421BCD码十进制计数器。
由74LS90的truthtable可以看出，选择74LS90可以在数字钟进位和清零上有极大的方便，不需要其他门电路辅助就能自己完成进位和清零。
图1274LS90的连接图
表174LS90计数/复位真值表
表274LS90BCD数码顺序
4.3译码器74LS48
74LS48芯片是一种常用的七段数码管译码器驱动器，下面是74LS48的引脚图和功能表。
图1374LS48引脚图
表374LS48功能表
5、电路仿真
随着科技的发展，“计算机仿真技术”已成为许多设计部门重要的前期设计手段。
它具有设计灵活，结果、过程的统一的特点。
可使设计时间大为缩短、耗资大为减少，也可降低工程制造的风险。
仿真软件有很多，multsim、protues等都可以电路仿真。
本设计仿真过程是在protues平台上完成的。
课程设计、毕业设计是学生走向就业的重要实践环节。
由于PROTUES提供了实验室无法相比的大量的元器件库，提供了修改电路设计的灵活性、提供了实验室在数量、质量上难以相比的虚拟仪器、仪表，因而也提供了培养学生实践精神、创造精神的平台。
5.1振荡器部分的仿真
5.1.1NE555输出结果仿真
将示波器接到NE555的输出端3脚上。
仿真结果如下图，图14。
由图可知，单位时间宽度为100us，一个周期的输出波形正好占据10个方格，所以T=10*100us=1000us。
f=1/T=1000HZ。
符合设计要求。
图14NE555输出波形图
5.1.2NE555输出和电容C1波形
如图15所示，NE555输出电平是由C1充放电经比较电路后的结果。
当C1电压小于三分之一Vcc时Vcc给C1充电，波形上升，当C1充电到三分之二Vcc时，C1通过电阻和三极管对地放电，波形下降。
图15电容C1的波形
5.2分频器的仿真
图16分频电路仿真波形
上图中从上到下依次是1KHZ、100HZ、10HZ、1HZ的波形。
从图中可以看出来，波形的高低电平不标准，产生了形如充放电的波形。
分析电路不难发现，这是正常的情况，因为芯片的引脚接了负载，当芯片引脚从低电平置数为高电平时，引脚变高电平，由于接上负载，该引脚要驱动负载，所以电平会慢慢变低，当引脚与负载电平相等时，即为零时，电平保持不变，一直到下一个置数改变才发生变化。
当芯片引脚从高电平置数为低电平时，由于置数前负载是高电平，当引脚变低电平后，负载的高电平与引脚的低电平中和，使电平趋于零点位，直到下一次置数才改变。
由此反复便形成了如图所示的波形。
5.3时间显示仿真
1、计时中数码管的显示。
图17时间显示
2、计时中的电路，即将清零。
图18计时中的电路
3、计时归零，数字钟从新计时。
图19计时归零时的电路
5.4整点报时、校时电路仿真
此部分在protues仿真文件包内进行。
校时仿真通过点击校时按钮达到校时目的，当用点触式按键时，没点击一次，时间向上加1，直到校正时间为此。
还可以使用长按键方法校正时间，当按住按键不放时，被校时部分会以每秒增加10的速度向上增加，加快校时速度。
整点报时仿真，可利用分校时电路，将分显示调节为59，由于没有秒校时电路，只能等待秒计数到58时蜂鸣器开始发出声响报时，两秒后自动停止。
即当时钟显示为XX5958时开始报时，到时钟显示XX0000时停止。
6总结
通过这次数电课程设计，我对数字电路设计的知识有了更深一步的了解。
通过这次的课程设计，我熟悉了更多不同的数字芯片，比如74LS90，74LS00，74LS48，数码管等，这为我以后的电路设计打了一定的基础。
在这次的设计中，我考虑了许多不同的方案，做出过不同的选择，从理论上细致的比较各个方案的好坏，同时又充分的考虑实际情况，以实际情况为主要，在此过程中学会了把理论和实际充分结合起来的思维方式。
在设计的过程中我采用了MULTISIM和protues仿真软件，通过这次的课程设计使我对这个仿真软件的使用更加的熟练。
通过对比实际的仿真结果和用仿真软件的仿真结果，认识到了理论和实际的差距。
认识到用工程的观点去解决实际问题的意义。
附录元件清单
序号
元件名称
数量
规格
备注
1
NE555定时器
1
DIP封装
2
74LS90
9
DIP封装
3
74LS48
6
DIP封装
4
共阴数码管
6
5
电阻
1
5.1K
6
电阻
1
2K
7
电位器
1
5K
8
导线
若干
9
瓷片电容
4
0.1uf
10
74LS00
3
11
74LS08
2
12
NPN三极管
1
9013
13
按键
2
14
蜂鸣器
1
参考文献
[1]《电子线路设计-实验-测试》第三版，谢自美主编，华中电子科技出版社2006年
[2]《电子课技术程设计指导书》彭介华主编，高等教育出版社，2002年
[3]《模拟电子线路Ⅱ》主编：
谢沅清出版社：
成都电子科大1999年
[4]《高频电子线路》第五版主编：
张肃文出版社：
高教出版社2009年
[5]《模拟电子电路设计性实验指导书》，大连理工大学自编教材，2005年
[6]《电子技术动手实践》：
主编：
崔瑞雪，北京航空航天大学出版社 2007年
本科生课程设计成绩评定表
姓名
黄芬
性别
女
专业、班级
通信0904班
课程设计题目：
多功能数字钟电路设计
课程设计答辩或质疑记录：
1、简要说明一下电路设计的原理。
答：
本设计是是利用计数器设计的简易多功能时钟，主要包括时间显示，时间校正，整点报时等功能。
首先利用NE555定时器产生1KHZ频率的方波，经过三个十进制计数器分频后成为1HZ的标准时间脉冲，输入下一级的时间计时电路，时间计时电路中秒、分为60进制，时为24进制，时间脉冲先后从秒计数器到分计数器再到时计数器，并且每部分都输出到数码管显示当时时间，完成时间显示。
电路还利用与非门的阻截与导通的特性设置了校时电路，并且还加上了去抖电路，防止电路抖动，导致的校时不成功。
电路还设计了用蜂鸣器的报时电路。
2、说明一下此设计电路特点
答：
在这个方案设计的数字钟具有计时准确、电路运行稳定、校时方便、电路简便的特点。
一般振荡器振荡频率越高，频率就越准确，本设计使振荡器产生1KHZ的频率，再经分频得到的秒脉冲。
电路采取了保障的去抖措施，方便校时，设计的主要计时芯片只有74LS90，因为简单给电路设计带来方便。
3校时电路的原理是什么？
答：
主要是通过与门的锁门功能来实现，当与门的一个输入端为0时，输出肯定为0，当与门的一端为1时，输出跟另一段的输入相同。
成绩评定依据：
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
年月日
本科生课程设计成绩评定表
姓名
黄芬
性别
女
专业、班级
通信0904班
课程设计题目：
多功能数字钟电路设计
课程设计答辩或质疑记录：
3、简要说明一下你的电路的原理。
答：
本设计是是利用计数器设计的简易多功能时钟，主要包括时间显示，时间校正，整点报时等功能。
首先利用NE555定时器产生1KHZ频率的方波，经过三个十进制计数器分频后成为1HZ的标准时间脉冲，输入下一级的时间计时电路，时间计时电路中秒、分为60进制，时为24进制，时间脉冲先后从秒计数器到分计数器再到时计数器，并且每部分都输出到数码管显示当时时间，完成时间显示。
电路还利用与非门的阻截与导通的特性设置了校时电路，并且还加上了去抖电路，防止电路抖动，导致的校时不成功。
电路还设计了用蜂鸣器的报时电路。
4、说明一下此设计电路特点
答：
在这个方案设计的数字钟具有计时准确、电路运行稳定、校时方便、电路简便的特点。
一般振荡器振荡频率越高，频率就越准确，本设计使振荡器产生1KHZ的频率，再经分频得到的秒脉冲。
电路采取了保障的去抖措施，方便校时，设计的主要计时芯片只有74LS90，因为简单给电路设计带来极大方便。
5、谈谈本设计的课改进之处。
答：
本设计充分的利用了计数器74LS90的特性，将时间计时电路设计得非常简单，本设计需要改进的是在数字钟的功能方面，应该再设计一个闹铃功能就更加完美了。
成绩评定依据：
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
年月日
升级会员 