〔2〕反码：
计算规那么：
正数的反码与原码同；负数的反码是原码除最高位〔符号位〕外，各位求反。
如：
正数：
〔+0.1011〕原=〔+0.1011〕反=0.1011;
反码的数学定义
假设定点小数反码序列为X0.X1X2...Xn共n+1位数，那么：
X反=X当1>X≥0
X反=〔2-2-n〕+X当0≥X>-1
假设定点整数反码序列为X0X1X2...Xn共n+1位数，那么：
X反=X当2n>X≥0
X反=〔2n-1〕+X当0≥X>-2n
〔3〕补码：
计算规那么：
正数的补码与原码同；负数的补码是反码的最低加1。
如：
正数:
（+0.1011）原=（+0.1011）反=（+0.1011）补=0.1011;
负数：
数学定义
〔X〕补=M+X〔MODM〕
其中：
M表示模，即容器的最大容量。
假设定点小数补码序列为X0.X1X2...Xn共n+1位数，那么M=2；
假设定点整数补码序列为X0X1X2...Xn共n+1位数，那么M=2n+1
2、为什么计算机中数值类型的数据以补码表示
补码的符号位是数值的一局部，可以参与运算。
0的补码表示具有唯一性。
补码的表示范围比原码、反码大。
3、常见寻址方式的特点
〔1〕寻址方式：
获得指令或操作数的方式。
〔2〕指令寻址：
由程序计数提供即将要执行的指令的地址。
〔3〕操作数寻址：
与具体的寻址方式有关。
操作数寻址方式应说明是源操作数还是目标操作数的寻址方式。
4、采用多种寻址方式的目的〔缩短指令长度，扩大寻址空间，提高编程灵活性〕
缩短指令长度,扩大寻址空间,提高编程的灵活性。
5、如何减少指令中地址数的方法
采用隐地址〔隐含约定〕可以简化指令地址结构，即减少指令中的显地址数。
6、外设的编址方式〔在任何一种方式每个外设都有一个独立的地址〕
〔1〕I/O与主存统一编址，即I/O是看作是主存的延伸。
〔2〕I/O与主存单独编址：
I/O编址到设备级，即一个I/O只有一个地址。
I/O编址到存放级，即一个I/O有多个地址。
7、指令系统优化的趋势〔CISC、RISC〕
〔1〕CISC（复杂指令系统计算机）
从编程角度出发，希望指令系统中包含的指令尽可能多，每条指令中的操作信息尽可能多。
该类指令系统一般包含300-500指令。
为提高机器效率，采用了向量化、超标量、超长指令字等技术。
〔2〕指令系统的开展趋势
早期：
面向用户编程，采用CISC技术
现代：
面向系统、向高级语言靠近，采用RISC技术
〔3〕实际上CISC和RISC均是当前的开展（优化）趋势
第三章存储器
1、存储器的按工作原理和存取方式的分类
〔1〕物理原理分类：
A、磁芯B、半导体存储器C、磁外表存储器D、光盘存储器E、其它存储器
〔2〕存取方式的划分：
A、随机存取存储器〔RAM〕B、只读存储器〔ROM〕C、顺序存取存储器〔SAM〕D直接存取存储器〔DAM〕
2、存储器的三级层次结构及各层次的功能
〔1〕主存:
根本要求：
随机访问、工作速度快、具有一定容量；
功能：
存放当前执行的指令和数据。
〔2〕外存:
根本要求：
容量大、本钱低、一定的速度
功能：
长期保存数据；作为主存的外援存储器。
外存也可采用多级存储结构。
〔3〕cache:
根本要求：
速度足够快、一定容量
功能：
CPU与主存的缓冲，匹配主存与CPU的速度。
内容：
是当前主存中最活泼数据的副本。
内容形成的依据：
程序局部性原理：
时间和空间局部性。
3、静态与动态存储器间的区别、动态存储器为什么还需要刷新及刷新有分类
〔1〕根据信息表示方式分为：
动态存储器（DRAM）:
以电容中的电荷表示信息,需动态刷新；
静态存储器（SRAM）:
以双稳态信息。
〔2〕需动态刷新：
因为动态存储器是依靠电容上的存储电荷暂存信息，而电容上存储的电荷会逐渐减变弱所以需要刷新。
〔3〕刷新的分类：
A、集中刷新B、分散刷新C、异步刷新。
4、校验码：
奇偶、循环校验码〔CRC〕计算
（1）奇/偶校验：
奇/偶校验：
使校验码中“1〞的个数和为奇/偶数,主要用于主存校验。
例：
有效信息：
01101011，那么
奇校验码：
011010110
偶校验码：
011010111
〔2〕循环校验码
A、编码原理：
现假设有：
有效信息：
M；除数G〔生成多项式〕
有：
M/G=Q+R/G
此时，可选择R作为校验位，那么MR即为校验码。
B、校验原理：
〔M-R〕/G=Q+0/G
说明：
以接收到的校验码除以约定的除数，假设余数为0，那么可认为接收到的数据是正确的。
例：
有效信息1101，生成多项式样1011，求循环校验码
解：
有效信息1101（k=4），即M（x）=x3+x2+x0
生成多项式1011（r+1=4,即r=3）,即G（x）=x3+x1+x0
M（x）·x3=x6+x5+x3，即1101000〔对1101左移三位〕
M（x）·x3/G（x）=1101000/1011=1111+001/1011
即1010的CRC是：
1101001
循环校验码的来源
余数与出错序号间处理存在对应模式，该模式只与只与码制和生成多项式有关，与具体的码字无关。
生成多项式满足的条件：
任一位发生错误都应使余数不为0；
不同的位发生的错误余数应不同。
用的生成多项式：
CCITT：
G（x）=x16+x15+x2+1
IEEE：
G（x）=x16+x12+x5+1
5、存储器的扩展
（1）位扩展：
例：
2K×4芯片组成2K×8
特点：
（1）片选信号连接在一起，二个芯片分别提供上下位的数据；
（2）芯片的地址线直接与AB按位连接。
（2）字扩展
例：
2K×4芯片组成4K×4
特点：
AB高位地址通过译码形成芯片的片选信号；
AB低位地址通过译码连接芯片的低位地址；
（3）综合扩展
例：
4K×4芯片组成16K×8
6、数据传输率的计算
R=
（单位bps）
7、提高存储性能〔速度、容量〕的措施
A、双端口存储器,B、并行主存系统C、高速缓存D、虚拟存储E、相联存储技术等。
8、高速缓存的功能及替换算法
〔1〕高速缓存的功能：
提供的是cpu与内存的一个缓存。
〔2〕替换算法：
1先进先出算法（FIFO）2近期最少使用算法（LRU）
p命中率=
9、Cache与内存在直接映像方式中怎样将内存地址转换为Cache地址
A、直接映像B、全相联映像C、组相联映像。
10、虚拟存储器的分类
A、页式虚存储器B、段式虚拟存储器C、段页式虚拟存储器。
第四章CPU
1、为什么会产生溢出、及溢出的解决方法、正负溢出的概念
〔1〕产生溢出的原因：
需表示的数据或运算结果超出了正常表示范围
〔2〕溢出的解决方法：
多符号位；
〔3〕正溢出：
两个正数相加而绝对值超出允许的表示范围；
〔4〕负溢出：
两个负数相加而绝对值超出允许的表示范围。
2、补码加减法的依据
X补+Y补=（X+Y）补和X补-Y补=X补+（-Y）补。
3、串行和并行加法的原理
串行加法原理如下：
C1=G1+P1C0；其中C0=0
C2=G2+P2C1
····
Cn=Gn+PnCn-1
∑i=Ai⊕Bi⊕Ci-1
并行加法原理如下:
C1=G1+P1C0
C2=G2+P2C1=G2+P2G1+P2P1C0
C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4C3
=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
····
而∑i=Ai⊕Bi⊕Ci-1.
4、一位原码乘法的计算及运算特点
（1）数学原理：
两个原码数相乘,其乘积的符号为相乘两数符号的异或值,数值等于两数绝对值之积。
假设[X]原=X0.X1X2..Xn，
[Y]原=Y0.Y1Y2..Yn，那么有：
[X·Y]原=（X0⊕Y0）.[（X1X2..Xn）·（Y1Y2..Yn）]
（2）算法：
假设X=0.X1X2..Xn，Y=0.Y1Y2..Yn，即均为正纯小数
X·Y=X·0.Y1Y2..Yn
=X·〔2-1Y1+2-2Y2+...+2-n+1Yn-1+2-nYn〕
=X·〔2-nYn+2-n+1Yn-1+...+2-2Y2+2-1Y1〕
=（..（（0+YnX）2-1+Yn-1X）2-1）+...）+Y2X）2-1）+Y1X）2--1）
根据上述计算过程，可得算法如下：
A0=0
A1=〔A0+YnX）2-1
A2=〔A1+Yn-1X）2-1
...
An-1=〔An-2+Y2X）2-1
An=〔An-1+Y1X）2-1
积X·Y=An
（3）运算特点
符号位和绝对值分别独立运算。
5、主机与外设间的连接方式
〔1〕辐射型〔2〕总线型〔3〕通道型
6、数据传送方式
（1）以打印机为例说明中断方式数据的传输过程
（2）DMA方式的特点及应用
DMA方式的特点：
传送速率快，操作简单；应用：
高速外部设备与主存储器之间的简单批量数据传送。
中断的响应过程、区别中断处理与中断效劳
7、中断的响应过程、区别中断处理与中断效劳
（1）中断的响应过程
①置位中断优先级有效触发器，即关闭同级和低级
中断：
②调用入口地址，断点入栈，
升级会员 