正+正=负，错误，上溢出；负+负=正，错误，下溢出。
溢出判断：
1、进位判别法：
判断数据最高位的进位与符号位进位是否相同V=Cf（+）Co
其中Cf为符号位产生的进位，Co为最高数据位产生进位
如果V=0，无溢出；如果V=1，有溢出。
2、双符号位法：
将符号位扩展为2位，具体说就是对于正数两个符号位都是“00”，对于负数两个符号位都是“11”。
两个符号位都看做数码一样参加运算。
两个数相加后，其结果的符号位出现“01”或“10”两种组合时，表示发生溢出。
符号位“01”，上溢出；符号位“10”，下溢出；符号位“00”或“11”，未溢出。
【例17】X=+1100,Y=+1000,求X+Y
解：
[Y]补=001100,[Y]补=001000
[X]补001100
+[Y]补001000
010100
两个符号出现“01”，表示正溢出，即结果大于+2^n.
【例18】X=-1100,Y=-1000,求X+Y。
解：
[Y]补=110100,[Y]补=111000
[X]补110100
+[Y]补111000
101100
两个符号位出现“10”，表示负溢出，即结果小于-2^n
2.5.4、定点运算器的组成。
运算器是数据的加工处理部件，是CPU的重要组成部分，它的最基本结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、乘除法阵列、内部总线等。
定点运算器包括ALU、阵列乘除器、寄存器、多路开关、三态缓冲器、数据总线等逻辑部件。
运算器的设计主要是围绕着ALU和寄存器同时数据总线之间如何传送操作数和运算结果而进行的。
计算机运算器大体有如下三种结构形式：
1、单总线结构的运算器。
2、双总线结构的运算器。
3、三总线结构的运算器。
2.6.1、浮点数的加减法。
（P54例28，对比PPT第二章P87，10分大计算题）
浮点数加减法玉萨黁的六个步骤：
1）0操作数检查。
2）比较阶码大小并完成对阶。
3）尾数进行加减运算。
4）结果规格化。
5）舍入处理。
6）判断结果是否溢出。
【例28】设x=0.510，y=-0.473510，假设尾数有效位为4位，用二进制形式求（x+y）浮。
解：
x=0.510=0.12=0.12*2^0=1.0002*2^-1
y=-0.437510=-0.01112=-0.01112*2^0=1.1102^-2
第一步，对阶：
因为y阶小，调整y的指数指向x阶看齐。
y=1.1102*2^-2=-0.1112*2^-1
第二步，尾数相加:
x+y=1.0002*2^-1+（-0.1112*2^-1）=0.0012*2^-1
第三步，规格化：
x+y=0.0012*2^-1=0.0102*2^-2=0.1002*2^-3=1.0002*2^-4
第四步，检查上溢或下溢：
由于指数采用移码，127>=-4>=-126,求和结果既无上溢出也无下溢出。
第五步，舍入操作：
求和结果：
（x+y）浮=1.0002*2^-4,尾数有效位是4位，舍入时无需做任何改变。
最后结果：
（x+y）浮=1.0002*2^-4=0.00010002=0.00012=0.062510
十进制验证（x+y）=0.510+（0.437510）=0.062510
3.2.1、SRAM存储器基础知识，字长、三总线之间的相互关系。
（PPT第三章P6-P12、课本P67）
广泛使用的内部存储器是半导体存储器。
静态读写存储器（SRAM）：
速度快、结构复杂。
SRAM中，用一个锁存器（触发器）作为存储元。
只要直流供电电源一直加在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。
如果电源断电，那么数据（1或0）就会丢失。
与CPU交换信息的信号线：
地址线、数据线、控制线。
数据总线DB（databus）：
传输CPU与存储器之间的二进制数据，双向线。
数据总线的位数决定了CPU一次可以和存储器交换数据的位数，是微型机的重要指标。
地址总线AB（adressbus）：
传输CPU送出的地址信息，用来确定和CPU交换数据的存储单元，单向线。
地址总线的位数决定了CPU可以直接寻址内存空间。
可寻址空间=2^n（n为地址总线的位数）
控制总线CB（controlbus）：
传输CPU发出的控制信号，包括片选信号、读\写信号，访存允许信号，双向线。
3.3.4、字扩展、位扩展、字位同时扩展（PPT第三章P60-P66分析设计题）
3.6、P92小计算题。
【例6】CPU执行一段程序时，cache完成存取的次数是1900次，主存完成存取的次数是100次，已知cache存取周期是50ns，主存存取周期是250ns，求cache/主存系统的效率和平均访问时间。
解：
h=Nc/（Nc+Nm）=1900/（1900+100）=0.95
r=tm/tc=250ns/50ns=5
e=1/[r+（1-r）h]=1/[5+（1+5）*0.95]=83.3%
ta=tc/e=50ns/0.833=60ns
4.1.1-4.2.2
一台计算机分为两个部分，控制部件和执行部件，控制器就是控制部件，而运算器，存储器，外围设备对控制器来说就是执行部件。
控制器通过控制总线向执行部件发送的各种控制命令称为微指令，执行部件接受命令后所进行的的操作称为微操作。
微指令：
一组实现一定操作功能的微命令的组合，属于硬件。
机器指令（指令）：
一组可以完成一个独立的算术运算或逻辑运算的微指令组合，与硬件紧密关联。
宏指令：
由若干条机器指令组成的软件指令，属于软件。
指令系统：
一台计算机中所有机器指令的集合，它是表征一台计算机性能的重要因素。
4.4.2、操作数寻址（本节为第四章最重要，涉及知识点最多。
）
*[P121例1、例2（5分分析设计题）+PPT四章P29、P30（10分的分析设计题）]
【例1】指令格式如下所示，其中OP为操作码，试分析指令格式的特点。
1597430
OP
源寄存器
目标寄存器
解：
（1）单字长二地址指令。
（2）操作码字段OP可以指定2^7=128指令。
（3）源寄存器和目标寄存器都是通用寄存器（可以分别指定16个），所以是RR型指令，两个操作数均在寄存器中。
（4）这种指令结构常用于算数逻辑运算指令。
【例2】指令格式如下所示，OP为操作码字段，试分析指令格式特点。
15107430
OP
源寄存器
变址寄存器
位移量（16位）
解：
（1）双字长二地址指令，用于访问存储器。
（2）操作码字段OP为6位，可以指定2^6=64种操作。
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄存器和位移量决定），所以是RS型指令。
【PPT例1】某微机的指令格式如下所示：
D：
位移量
X：
寻址特征位
X=00：
直接寻址；
X=01：
用基址寄存器BP进行变址；
X=10：
用变址寄存器SI进行变址；
X=11：
相对寻址
设（PC）=1234H，（BP）=0037H，（SI）=1122H，请确定下列指令的有效地址。
①4420H②2244H③1322H④3521H
解：
1）X=00,D=20H,有效地址E=20H
2）X=10,D=44H,有效地址E=1122H+44H=1166H
3）X=11,D=22H,有效地址E=1234H+22H=1256H
4）X=01,D=21H,有效地址E=0037H+21H=0058H
【PPT例2】某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S和D都是指通用寄存器，M指主存中的一个单元。
三种指令的操作码分别是MOV为0AH，STA为1BH，LDA为3CH。
说明：
MOV是传送指令，STA为写数指令，LDA为读数指令。
（1）分析三种指令的指令格式与寻址方式特点。
该指令是单字长二地址指令，是寄存器－寄存器型，源寄存器S由0～3位指定，目标寄存器D由4～7位指定。
该指令是双字长二地址指令，是寄存器—存储器型，源寄存器S由4～7位指定，存储器M由采用0～3位指定的变址寄存器加位移量的变址方式得到或者由8～9位指定的基址寄存器加位移量的基址寻址得到。
该指令是双字长二地址指令，寄存器—存储器型，其中目标寄存器D由4～7位指定，存储器由指令中给出的20位地址由直接内存寻址决定。
（2）CPU完成哪一种操作所花时间最短？
哪一种操作所花时间最长？
第二种指令的执行时间有时会等于第三种指令的执行时间吗？
CPU完成第一种指令所花时间最短，因为是RR型指令，不需要访问存储器
CPU完成第二种指令所花时间最长，因为是RS型指令需要访问存储器，同时要进行寻址方式的变换运算，基址寄存器的内容加位移量或变址寄存器内容加位移量，这也需要时间。
第二种指令的执行时间不会等于第三种指令，因为第三种指令也访问存储器，但节省了求有效地址运算的时间开销。
（3）下列情况下每个十六进制指令字分别代表什么操作？
其中如果有编码不正确，如何改正才能成为合法指令？
根据已知条件：
MOV（OP）＝0AH＝001010
STA（OP）＝1BH＝011011
LDA（OP）＝3CH＝111100
①（F0F1）H（3CD2）H11110000111100010011110011010010
11110000111100010011110011010010
编码正确，其含义是把主存（13CD2）H地址单元的内容取至15号寄存器。
②2856H0010100001010110
0010100001010110
编码正确，含义是把6号源寄存器的内容传送至5号目标寄存器
③6FD6H0110111111010110
0110111111010110
编码错误，可改正为28D6H。
5.1.3、CPU内部主要寄存器
计算机中能够完成自动取出指令并执行指令的部分称为中央处理器，简称CPU.
CPU有如下基本功能：
1.指令控制：
保证机器按顺序执行程序。
2操作控制：
把指令的各种操作信号送往相应的部件，控制这些部件按指令的要求进行动作。
3.时间控制：
保证指令的各种操作信号按照严格的时序关系送往相应的部件，使计算机能够有条不紊的工作。
4.数据加工：
数据加工就是对数据进行算术运算和逻辑运算处理，这是CPU的基本功能。
现代CPU的基本组成：
运算器、控制器、浮点运算器和cache
控制器的组成：
程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器。
运算器的组成：
算数逻辑单元（ALU）、通用寄存器、数据缓存寄存器和状态寄存器。
CPU内部的主要寄存器
数据缓冲寄存器用来暂存ALU的运算结果或者由内存读出或者向内存写入的数据或指令。
指令寄存器保存当前执行的指令，是指令译码器的输入。
CPU取指令时通过指令总线将指令送给指令寄存器。
数据地址寄存器用来保存CPU所访问的数据器单元的地址，在CPU读写数据存储器的期间驱动数据地址总线上的地址信息。
通用寄存器组，暂存参加运算的操作数或运算结果，为ALU提供工作区。
目前的CPU有16个、32个或者更多的累加寄存器构成通用寄存器组。
状态寄存器用来保存上次算术运算或逻辑结果的某些特性，例如运算结果是否有进位，运算结果是否溢出等。
5.2、P151例1+PPT五章P24例（10分的分析设计题）
5.4.1、微程序控制原理（P159第四小节微程序举例分析设计）
5.7、RISC含义特点CISC含义特点（概念）
1.什么是RISC？
什么是CISC？
RISC：
精简指令系统计算机。
CISC：
复杂指令系统计算机。
2.为什么提出RISC？
（答案中包含CISC的特点）
CISC的指令系统中指令一般多达200条到300条，Pentium支持191条指令，9种寻址方式，现在的主流CPU支持的指令系统指令更多，测试表明仅占20%的指令在程序中出现80%，因此出现了RISC。
3.RISC的三个基本要素
1）有限、简单的指令集。
2）CPU配备大量的通用寄存器。
3）强调对指令流水线的优化。
4.RISC机器的特征。
1）使用指令长度固定。
2）指令寻址方式少，绝不出现存储器间接寻址。
3）只有取数、存数指令访问存储器。
指令中最多出现RR型指令，绝不出现SS型指令。
4）指令集中指令数少，一般少于100条，指令格式少于4种。
5）指令功能简单，控制器多采用硬布线方式。
6）大部分指令在一个机器周期内完成。
7）CPU中通用寄存器数量相当多。
8）强调通用寄存器和流水线的优化使用。
9）一般用高级语言编程，特别重视编译优化工作。
以减少程序的执行时间。
、
6.2.1、信息传送方式：
串并行通信（P193例2小计算题）
信息传递方式：
—串行通信：
所谓串行通信就是一条信息的各位数据位在一个信道上按照固定的时间长度被逐位按顺序传送的通讯方式称为串行通讯。
串行通信的信息传送速度低慢，信息率低，但串行通信的成本低，适合远距离传输。
串行通信中的数据帧格式
串行通信中数据以单个字符为单位在信道上传输，两个字符之间的传输间隔是任意的，所以每个字符的前后要加上一些特殊的数位作为分割位。
由于计算机数据的处理方式是并行，所以串行传送时，被传送的数据需要在发送不见进行并一串变换，这称为拆卸；而在接收部件又需要进行串-并变换，这称为装配。
—并行通信：
并行通信就是把一个字符的各位数据位用几条传输线同时进行传输。
优点：
实际传输速度快，信息率高。
缺点：
随着传输距离的增加，电缆开销大。
7.2.4+7.2.5
磁盘上的信息分布
磁盘存储器的技术指标：
磁盘存储器的主要技术指标包括存储密度、存储容量、存储时间及数据传输率。
P217例1（大题）
7.6.1基本概念。
分辨率：
指显示器所能表示的像素个数。
像素越密，分辨率越高，图像越清晰。
分辨率取决于显象管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。
例：
1024*768分辨率表示显示器1024列，768行，屏幕上一共有1024*768个象素点。
灰度级：
指显示器上每一个象素点的色彩的种类。
如果用4位控制一个象素点的色彩的种类，则该象素点能显示出16种不同的颜色，如果用8位，则有256种不同的颜色种类。
灰度级越多则图像层次越清楚逼真。
为了不断提供图像的信号，必须把一帧图像信息存储在刷新存储器中，也叫显存。
其存储容量由图像分辨率和灰度级决定：
显存容量＝分辨率*灰度级
刷新：
CRT发光是由电子束打在荧光粉上引起的。
电子束扫过之后其发光亮度只能维持几十毫秒便消失。
为了使人眼能看到稳定的图像显示，必须使电子束不断地重复扫描整个屏幕，这个过程叫做刷新。
刷新频率大于30次/秒时人眼不会感到闪烁。
显示设备中通常选用电视中的标准，默认刷新频率为50次/秒，注意该刷新频率下长时间看显示设备会使人眼感到难受。
健康的刷新频率为85次/秒。
8.3、中断方式（*P241流程图/PPT八章P16）
中断的基本概念
在CPU正常运行程序时，由于内部或外部某个非预料事件的发生，使CPU暂停正在运行的程序，而转去执行处理引起中断事件的程序，然后再返回被中断了的程序，继续执行。
这个过程就是中断。
中断适合随机出现的请求，例如输入输出设备的请求。
8.4、DMA过程（*P255流程图）
DMA的基本概念
为了进一步提高CPU的利用率，人们提出了直接内存访文技术，即DirectMemoryAccess,简称DMA技术。
在DMA方式下，外部设备利用专门的接口电路直接和内存进行高速的数据交换，不需要CPU的干预。
这样在进行数据传输时就不需要像中断那样要进行保护断点之类的一系列操作，使CPU的利用率得到大幅度的提高。
利用DMA方式进行数据传输时，当然要利用系统中的数据总线，地址总线和控制总线，但是系统的总线是由CPU管理控制的。
因此用DMA方式进行数据传输的时候，接口电路需要向CPU发送总线请求，申请CPU让出总线，即把总线控制权交给控制DMA传输的接口电路。
这种能够控制系统总线完成外设与内存之间大量数据交换的接口电路就是DMA控制器。
DMA数据传送的过程
如果外设向内存传送一个数据块（输入过程），使用DMA方式时，系统按照下面的过程动作：
1）外设向DMA发送一个DMA请求
2）DMA控制器发总线请求，得到CPU的允许信号取得总线控制权
3）DMA控制器中的地址寄存器的内容送地址总线
4）DMA控制器向外设发送确认DMA传输信号，用来通知外设将数据送到数据总线。
5）数据总线上的数据送到地址总线所指示的内存单元
6）地址寄存器的值加1，指示下一个数据存放的内存单元
7）字节计数器的值减1
8）如字节计数器的值不为0，则回到第3步，否则DMA过程结束
其他：
电路图不必看，流程图必须看。
论述题：
就计算机的整体或某一部件论述其结构及其合理性。
论述计算机存储器的结构及其合理性
计算机系统中存储层次可分为高速缓冲存储器、主存储器、辅助、存储器三级。
主存就是平时所说的内存，计算机运行时操作系统和其它进程的代码存储在其中。
辅存主要指硬盘，也包括其它辅助存储设备，如软盘，U盘，光盘等，可以存放大量数据。
CACHE位于CPU内，在指令执行时起临时存放作用。
在计算机运行的过程中，CACHE和主存、主存和辅存之间存在不停的数据传输和交流，其速度和容量就影响了计算机的性能。
由于CPU的速度远高于主内存，CPU直接从内存中存取数据要等待一定时间周期，如果CPU和主存之间每条指令和每个数据都进行一次传输，那么计算机的运行速度就受到限制。
因此出现了高速缓冲存储器CACHE，CACHE是位于CPU与主内存间的一种容量较小但速度很快的存储器，用于成批处理数据，以同主存进行交流，而且频繁使用的数据可以保存在CACHE中，当CPU再次使用该数据时，可以直接从高速缓存中读取，减少CPU的等待时间，提高系统效率。
同时在计算机中，内存的容量有限，有时不能一次载入硬盘中CPU所需的数据，就出现虚拟存储技术。
虚拟存储是指当要接收的数据超过内存容量时，系统会在硬盘内分配足够的空间存储这些数据，再把这些数据分成很多页（page），再根据需要实时地把一定的页载入内存，这样用户感觉内存的容量就比真实的容量偏大，从而提高内存和硬盘之间数据传输的效率。
计算机的三级存储系统解决存储器速度、容量、价格三者之间的矛盾，并且提升了CPU访存速度，改善了系统的总体性能。
升级会员 