计算机组织与体系结构实验报告.doc
《计算机组织与体系结构实验报告.doc》由会员分享，可在线阅读，更多相关《计算机组织与体系结构实验报告.doc（18页珍藏版）》请在冰豆网上搜索。
计算机组成原理
实验报告
评语：
成绩
教师：
年月日
班级：
学号：
姓名：
地点：
时间：
实验一存储器实验
1．FPGA中LPM_ROM定制与读出实验
一．实验目的
1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。
2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；
3、在初始化存储器编辑窗口编辑mif文件配置ROM；
4、验证FPGA中mega_lpm_ROM的功能。
二．实验原理
ALTERA的FPGA中有许多可调用的LPM（LibraryParameterizedModules）参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。
CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。
lpm_ROM有5组信号：
地址信号address[]、数据信号q[]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。
由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。
图3-1-1中的lpm_ROM有3组信号：
inclk——输入时钟脉冲；q[23..0]——lpm_ROM的24位数据输出端；a[5..0]——lpm_ROM的6位读出地址。
实验中主要应掌握以下三方面的内容：
⑴lpm_ROM的参数设置；
⑵lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；
⑶lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。
三．实验步骤
（1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address[]和数据总线宽度q[]，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置和连接。
（2）设置图3-1-1为工程。
（3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图3-1-2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。
（4）用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。
这里预先给出后面将要用到的微程序文件：
rom_a.mif。
rom_a.mif中的数据是微指令码（图3-1-3）。
（5）全程编译。
（6）下载SOF文件至FPGA，改变lpm_ROM的地址a[5..0]，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据（rom_a.mif中的数据）一致。
（7）打开QuartusII的在系统存储模块读写工具，了解FPGA中ROM中的数据，并对其进行在系统写操作（图3-1-4）。
图3-1-1lpm_ROM的结构图
图3-1-2设置在系统ROM/RAM读写允许
图3-1-3rom_a.mif中的数据
图3-1-4在系统存储模块读写
四．实验结果
仿真波形图如下：
图4-1-1
图4-1-2
图4-1-3
五.心得体会
实验二运算器实验
1．算术逻辑运算实验
一．实验目的
1.了解简单运算器的数据传输通路。
2.验证运算功能发生器的组合功能。
3.掌握算术逻辑运算加、减、与的工作原理。
4.验证实验台运算的8位加、减、与、直通功能。
5.按给定数据，完成几种指定的算术和逻辑运算。
二．实验内容
1．实验原理
算术逻辑单元ALU的数据通路如图2-1所示。
其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F[7..0]为输出结果，CO为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表2-1所示。
表2-1 ALU181的运算功能
选择端
高电平作用数据
S3S2S1S0
M=H
M=L算术操作
逻辑功能
Cn=L（无进位）
Cn=H（有进位）
0000
0001
加1
0010
+1
0011
减1（2的补码）
0100
加1
0101
加
加+1
0110
0111
1000
加1
1001
加1
1010
加1
1011
1100
*
1101
加1
1110
加1
1111
注1、*表示每一位都移至下一更高有效位,“+”是逻辑或，“加”是算术加
注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。
三．实验步骤
（1）设计ALU元件
在QuartusII环境下，用文本输入编辑器TextEditor输入ALU181.VHD算术逻辑单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。
（2）以原理图方式建立顶层文件工程
选择图形方式。
根据图2-1输入实验电路图，从QuartusII的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。
将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。
（3）器件选择
选择Cyclone系列，在Devices中选择器件EP1C6QC240C8。
编译，引脚锁定，再编译。
引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。
（4）芯片编程Programming（可以直接选择光盘中的示例已完成的设计进行验证实验）
打开编程窗口。
将配置文件ALU.sof下载进GW48系列现代计算机组成原理系统中的FPGA中。
（5）选择实验系统的电路模式是NO.0，验证ALU的运算器的算术运算和逻辑运算功能
根据表2-1，从键盘输入数据A[7..0]和B[7..0]，并设置S[3..0]、M、Cy，验证ALU运算器的算术运算和逻辑运算功能，记录实验数据。
图2-1算术逻辑单元ALU实验原理图
四．实验过程
（1）按图2-1所示，在本验证性示例中用数据选择开关（键3控制）的高/低电平选择总线通道上的8位数据进入对应的74373中；即首先将键3输入高电平，用键2、键1分别向A[7..0]置数01010101（55H），这时在数码管4/3（应为2/1）上显示输入的数据（55H）；然后用键3输入低电平，再用键2、键1分别向B[7..0]置数10101010（AAH），这时在数码管2/1（应为4/3）上显示输入的数据（AAH）；这时表示在图2-1中的两个74373锁存器中分别被锁入了加数55H和被加数AAH。
可双击图2-1的ALU181元件，了解其VHDL描述。
（2）设定键8为低电平，即M=0（允许算术操作），键6控制时钟SCLK，可设置表2-1的S[3..0]=0~F。
现连续按动键6，设置操作方式选择S[3..0]=9（加法操作），使数码管8显示9，以验证ALU的算术运算功能：
当键7设置cn=0（最低位无进位）时，数码管7/6/5=0FF（55H+AAH=0FFH）；
当键7设置cn=1（最低位有进位）时，数码管7/6/5=100（55H+AAH+1=100H）；
（3）若设定键8为高电平，即M=1，键KEY6控制时钟SCLK，设置S[3..0]=0~F，KEY7设置cn=0或cn=1，验证ALU的逻辑运算功能，并记录实验数据。
表2-2A[7..0]，B[7..0]设置值检查
F[7..0]
SW_B
寄存器内容
S3S2S1S0
M
BUS
A[7..0]
B[7..0]
10101010
01010101
10101010
0000
1
11111111
01010101
10101010
0100
1
（4）验证ALU181的算术运算和逻辑运算功能，ALU181模块功能可参照表2-1。
表2-3给定了寄存器DRl=A[7..0]和DR2=B[7..0]的数据（十六进制），要求根据此数据对照逻辑功能表所得的理论值（要求课前完成）与实验结果值进行比较（均采用正逻辑0）。
（5）表2-4列出了8种常用的算术与逻辑运算要求指定的操作内容，正确选择运算器数据通路、控制参数S3、S2、S1、S0、M，并将实验结果值填入括号内，表中给定原始数据DR1=A[7..0]和DR2=B[7..0]，以后的数据取自前面运算的结果。
表2-2
S3S2S1S0
A[7..0]
B[7..0]
算术运算M=0
逻辑运算（M=1）
cn=0（无进位）
cn=1（有进位）
0000
AA
55
F=（AA）
F=（AB）
F=（55）
0001
AA
55
F=（FF）
F=（00）
F=（00）
0010
AA
55
F=（AA）
F=（AB）
F=（55）
0011
AA
55
F=（00）
F=（FF）
F=（00）
0100
FF
01
F=（FD）
F=（FE）
F=（FE）
0101
FF
01
F=（FD）
F=（FE）
F=（FE）
0110
FF
01
F=（FE）
F=（FD）
F=（FE）
0111
FF
01
F=（FF）
F=（FE）
F=（FE）
1000
FF
FF
F=（FE）
F=（FF）
F=（00）
1001
FF
FF
F=（FE）
F=（FF）
F=（FF）
101
升级会员 