跨时钟域信号同步技术研究_精品文档.pdf

跨时钟域信号同步技术研究_精品文档.pdf

《跨时钟域信号同步技术研究_精品文档.pdf》由会员分享，可在线阅读，更多相关《跨时钟域信号同步技术研究_精品文档.pdf（63页珍藏版）》请在冰豆网上搜索。

西安电子科技大学硕士学位论文跨时钟域信号同步技术研究姓名：

魏堃申请学位级别：

硕士专业：

微电子学与固体电子学指导教师：

胡辉勇20090101摘要摘要在现代ASIC以及FPGA设计中，在EDA软件工具的帮助下，已经可以使设计规模达到千万门级甚至更大的规模。

然而对于在两个不同的时钟域之间正确地传递数据，至今是软件工具无法自动完成的，设计人员必须人为地加入某种机制，来保证这种数据传递的正确性，这就是本文要讨论的核心内容跨时钟域信号的同步。

本文系统地阐述了跨时钟域数据传递的机理，从其原理出发，研究分析了数字电路中不同的同步机制的工作模式，并进行了模拟仿真，比较了它们的优缺点。

针对使用广泛的基于ARM的嵌入式系统中，不同类型寄存器的操作之间的同步，提出了一种新颖的同步机制，在确保功能的基础上，减小了同步逻辑的规模；同时，在跨时钟域信号同步的验证技术并不成熟的背景下，提出了一套验证流程。

通过实际流片表明该设计和验证方法切实可行，并对同类型的设计与验证有借鉴和指导意义。

关键词：

数字电路集成电路跨时钟域亚稳态MTBF同步电路摘要AbstractByusingoftheEDAtools，thescaleofmodernASICorFPGAdesigncouldbetenmilliongatesormoreButtheClockDomainCrossingissue（CDC）stillcantbemanagedbytoolsautomatically，whichisthekeypointofthisthesisItisbeganwiththeoverviewofthisCDCproblem，discussedtheadvantageanddisadvantageofeachkindofsynchronizationmechanismbysimulationEspecially，fortheoperationsofdifferentregistetsinthesystembasedonARM，anewsynchronizationmethodisimplementedinthispaperAtthesametime，anewverificationflowiscreatedfortheCDCissueAllofthesemethodsanddesignsareprovenbythesilicon，SO，thisthesisisveryusefulforsolvingtheCDCproblemsKeyword：

DigitalICClockDomainCrossingMetastabilitySynchronizerMeantimebetweenfailures（MTBF）5一声明西安电子科技大学学位论文创新性声明秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。

尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。

与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。

申请学位论本人签名：

不实之处，本人承担一切的法律责任。

日期手型7西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：

研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。

学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。

同时本人保证，毕业后结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。

（保密的论文在解密后遵守此规定）本学位论文本人签名：

导师签名：

年解密后适第一章绪论第一章绪论11研究背景9在微电子技术高速发展的今天，ASIC和FPGA已经深入到我们生活的方方面面，从仪器仪表，到网络通信，再到日用家电，我们都可以看到集成电路的身影。

面对越来越多不同种类的需求，集成电路本身的规模越来越大，功能也在越来越复杂。

在这样的环境背景下，现代的数字电路设计，基本都采用同步时序设计，所有触发器都是在同一个时钟节拍下翻转，这样的设计方式带来的好处是显而易见的，它不仅简化了设计本身，也给后端的综合、布局布线带来了极大的方便。

在这些EDA工具的帮助下，可以轻松地实现千万门甚至更大规模的集成电路；同时，由于功能的复杂性，现代集成电路内部已经不可能只使用单一的时钟，根据功能的需要，不同时钟之间的频率和相位是有很大区别的，如果在这样两个时钟域之间直接传递数据，将会发生诸多问题，发生亚稳态的传播，引起功能错误，甚至是整个系统的崩溃。

而对于现在大多数的综合工具而言，由于它们不能确定触发器处于亚稳态的时间，因此，在判定这样的异步信号是否满足触发器的时序要求时，就变得不可靠了。

所以，我们必须采取某些机制来减轻跨时钟域信号给整个系统带来的影响，我们把这一机制称为跨时钟域信号的同步技术，这也是本文讨论的核心内容。

随着芯片制造工艺的不断进步，已经可以在同样的面积上，集成更多的晶体管，这也就为单芯片解决方案提供了可能。

因此基于ARM（AdvancedRISCMachines）的嵌入式单芯片系统，以它低成本、低功耗的优势，被广泛应用于通信、消费类电子、汽车和家电等领域。

这样的系统由一个或者多个ARM核以及外围电路组成。

外围电路完成某种特定的功能，ARM核作为中央处理器，负责组织、协调、控制外围电路的工作，再加上运行在ARM上的软件，最终形成一个完整的系统。

系统对某种功能的控制，是软件通过ARM对某一外围电路的控制寄存器的读写，以及外围电路本身对这些寄存器的操作来完成的。

因为ARM与外围电路工作在不同的时钟域，如何实现不同时钟域控制信号对同一寄存器的操作，并保持它们的一致性和协调性，就成为了设计中的难点。

对于这类问题，以往的设计中，不是同步逻辑的功能不够完备，就是用于同步的逻辑开销太大，增大了系统功耗。

而本文在总结这些方法的基础上，提出了一种新颖的同步机制，很好地实现了上述两个方面的平衡，即在实现功能的基础上，精简了用于同步的逻辑，对同类设计有着借鉴和指导的意义。

10跨时钟域信号同步技术研究12研究现状随着数字电路规模的不断扩大，跨时钟域信号的同步技术以及相应的验证技术，越来越被关注。

设计出一种有效的同步机制，并保证它的可靠性，是保证芯片最终流片成功的必要手段，同时这也就意味着可以缩短芯片的研发周期，提高产品的竞争力。

虽然，验证技术本身已经有了很大的发展，并且针对其他问题也有了较完善的方法，但对于跨时钟域信号的验证技术，国际上依然没有很成熟的解决方法。

因为不能在RTL级准确模拟触发器的亚稳态行为，也就意味着不能再现跨时钟域传递数据时出现的种种问题，这就给验证带来了很大的难度。

国外对这方面的研究相对广泛，各大EDA公司也相继在2006年前后推出了自己的跨时钟域同步验证的工具，如Mentor公司的0一In、Synopsys公司的Lcda以及Atrenta公司的spyglass等。

虽然这些工具从一定程度上提高了跨时钟域同步的验证的自动化程度，但是也都存在或多或少的局限，因此并没有在1C设计中被广泛采用。

而国内则缺少对跨时钟域信号同步的系统研究。

只有零散的关于同步电路设计的报道，而且缺少系统性，缺少对这些方法的总结和归纳，这就使得设计人员在处理同步问题时由于缺少一些指导性的原则而变得盲目。

针对基于ARM的嵌入式系统中不同类型寄存器操作之间的同步问题，更是鲜有报道。

而对于验证问题，国内则处于刚刚起步的阶段，几乎是一片空白。

13本文研究内容和安排本文基于上述背景和研究现状，在阐述了跨时钟域数据同步原理，深入分析亚稳态问题的基础上，根据时钟域之间关系和信号宽度的不同，讨论和总结了各种同步机制，分析了它们各自的优缺点。

针对一个基于ARM嵌入式系统中不同类型寄存器操作之间的同步问题，提出了一种新颖的同步机制，之后阐述了在跨时钟域数据同步问题上采用的验证方法，并提出了一个相对完备的验证流程。

具体内容如下：

第二章，阐述了数字电路跨时钟域传递数据同步的基本原理，分析了它可能带来的问题，并根据时钟之间关系的不同，分析了产生这些问题的原因。

第三章，首先深入分析了引发各种同步问题的根本原因，即亚稳态的传播，介绍了MTBF的概念；然后根据时钟域之间关系和信号宽度的不同，讨论和总结了数字电路中经常采用的同步机制；最后，针对一个基于ARM嵌入式系统中不同类型寄存器操作之间的同步问题，提出了解决的一般方法。

第四章，在讨论了一些基本验证方法的基础上，结合功能检查和静态验证的方法，提出了一个较完备的针对跨时钟域数据传递同步问题的验证流程，并把它第一章绪论应用到基于ARM嵌入式系统中不同类型寄存器操作之间的同步问题上。

对于同类问题，有一定借鉴意义。

第五章，总结与展望。

第二章跨时钟域同步机理第二章跨时钟域同步机理21时钟域同步一个完整的数字系统内部完全可以按照同步的方式来进行设计，但同时，这个同步系统必须与外界进行通讯，才可能实现这个系统的部分或全部功能，而这种通讯往往是异步的。

当信号从一个时钟域传送到另一个时钟域时，出现在新时钟域的信号是异步信号。

这个异步的输入可以在相对于该系统时钟的任意时刻翻转。

以手机键盘的输入为例，假定手机内部通过一个统一的时钟来协调各种事件及执行各种操作（当然，实际手机内部有多个时钟），。

同时我们用一个变量a来表示键盘被按下的事件：

a=l表示键盘被按下；a=O表示键盘未被按下；系统以一定频率的时钟来查询这个输入的事件，而按下键盘这一事件，与手机内部系统之间完全独立的，也就是说，变量a可能在任意时刻发生0-1的转变。

如果这个转变恰好发生在查询的时候（输入a的跳变恰好发生在时钟沿采样的时候），那么，当这样的一个值进入系统内部后，a到底是1还是0便是未知的，是一个不确定的值。

当把这个不确定的值引入系统内部后，会引起很多的问题。

例如，一个功能模块认为这个健已经被按下，而开始相应的操作：

同时，另一个模块倾向于认为a=O，即这个健没有被按下，然后，开始对应的动作。

这两种截然相反的操作往往会发生竞争，引起系统冲突，甚至是系统的崩溃。

所以，从解决问题的角度出发，当一个异步信号进入同步环境前，必须判定它是低电平还是高电平，只有这样，系统内部的各个部分之间才能够协调一致