集成电路版图复习课答案总结最终版.docx

集成电路版图复习课答案总结最终版.docx

《集成电路版图复习课答案总结最终版.docx》由会员分享，可在线阅读，更多相关《集成电路版图复习课答案总结最终版.docx（14页珍藏版）》请在冰豆网上搜索。

集成电路版图复习课答案总结最终版

1、描述集成电路工艺技术水平的五个技术指标及其物理含义

　集成度（IntegrationLevel）：

以一个IC芯片所包含的元件（晶体管或门/数）来衡量，（包括有源和无源元件）。

　特征尺寸（FeatureSize）/（CriticalDimension）：

特征尺寸定义为器件中最小线条宽度（对MOS器件而言，通常指器件栅电极所决定的沟道几何长度），也可定义为最小线条宽度与线条间距之和的一半。

　晶片直径（WaferDiameter）：

当前的主流晶圆的尺寸为12吋（300mm），正在向18吋（450mm）晶圆迈进。

　芯片面积（ChipArea）：

随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。

　封装（Package）：

指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。

封装形式是指安装半导体集成电路芯片用的外壳。

2、简述集成电路发展的摩尔定律。

集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。

当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍

3、集成电路常用的材料有哪些？

集成电路中常用的材料有三类：

半导体材料，如Si、Ge、GaAs 以及InP 等；绝缘体材料，如SiO2、SiON 和Si3N4 等；金属材料，如铝、金、钨以及铜等。

4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。

　　双极集成电路：

主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。

优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。

　　CMOS集成电路：

主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。

　BiCMOS集成电路：

同时包括双极和CMOS晶体管的集成电路为　BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。

5、解释基本概念:

微电子、集成电路、集成度、场区、有源区、阱、外延

微电子：

微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。

微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。

微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。

集成电路：

通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳，执行特定电路或系统功能。

集成度：

集成电路的集成度是指单块芯片上所容纳的元件数目。

集成度越高，所容纳的元件数目越多。

场区：

在微电子学中，场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。

有源区和场区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。

有源区：

硅片上做有源器件的区域。

（就是有些阱区。

或者说是采用STI等隔离技术，隔离开的区域）。

业通俗的把有后续杂质注入的地方就都叫做有源区。

阱：

CMOS集成电路制造的过程中制备的第一层。

如果在N型衬底上扩散P型区，就叫做P阱区；如果在P型衬底上扩散N型区，就叫做N阱区；

外延：

外延是半导体工艺当中的一种。

在bipolar工艺中，硅片最底层是P型衬底硅（有的加点埋层）；在单晶衬底（基片）上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，称外延层。

6、解释一些英文缩写词：

IC、VLSI、ULSI、CMP、CVD、LPCVD、RIE、SOI、ERC、DRC、EXT等

IC（IntegratedCircuit）集成电路

VLSI（Very-Large-ScaleIntegration）超大规模集成电路

ULSI（Ultra-Large-ScaleIntegration）特大规模集成电路

CMP（ChemicalMechanicalpolishing）化学机械平坦化

CVD（ChemicalVaporDeposition）化学汽相淀积

LPCVD（LowPressureChemicalVaporDeposition）低压力化学气相沉积法

RIE（ReactiveIonEtching）反应离子刻蚀

ICP（Inductively-Coupled Plasma）电感耦合等离子刻蚀

SOI（Silicon-On-Insulator）绝缘衬底上的硅

ERC（ElectricalRulesCheck）电气规则检查

DRC（designrulecheck）设计规则检查

EXT（版图提取程序）

7、集成电路工艺（integratedcircuittechnology）

是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。

集成的设想出现在50年代末和60年代初，是采用硅平面技术和薄膜与厚膜技术来实现的。

电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。

8、集成电路工艺方法分为：

双极性工艺、CMOS工艺、BICMOS工艺

9、集成电路制造流程

集成电路的制造过程：

设计工艺加工测试封装

　其中工艺加工的步骤是：

1.硅片准备2.由氧化、淀积、离子注入或蒸发形成新的薄层或膜层3.曝光4.刻蚀5.用掩膜板重复2~4步骤20~30次

10、掺杂：

根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等

11、制膜：

制作各种材料的薄膜

12、光刻三要素：

光刻胶、掩膜版和光刻机

光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体

光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某些特定溶液中的溶解特性改变。

正胶：

曝光后可溶负胶：

曝光后不可溶

13、正胶：

分辨率高，在超大规模集成电路工艺中，一般只采用正胶

14、负胶：

分辨率差，适用于加工线宽大于等于3um的线条

15、（a）几种常见的光刻方法

接触式光刻：

分辨率较高，但是容易造成掩模版和光刻胶膜的损伤。

接近式曝光：

在硅片和掩膜版之间有一个很小的间隙（10~25um），可以大大减小掩膜版的损伤，分辨率较低。

投影式曝光：

利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式

（b）对光刻的基本要求：

（1）高分辨率

（2）高灵敏度

（3）精密的套刻对准

（4）大尺寸硅片上的加工

（5）低缺陷

16、超细线条光刻技术

极远、甚远紫外线（EUV）（veryultravioletlithography）（22-15nm）

电子束光刻（Electronbeamlithography）

X射线（Xraylithography）

离子束光刻（Ionbeamlithography）

17、刻蚀技术（etchingtechnique）：

是在半导体工艺中，按照掩模图形或者设计要求对半导体衬底表面或表面覆盖薄膜进行选择性腐蚀或剥离的技术

18、湿法刻蚀：

利用液态化学试剂或溶液通过化学反应进行刻蚀的方法

湿法腐蚀：

湿法化学刻蚀在半导体工艺中有着广泛应用：

磨片、抛光、清洗、腐蚀

优点是选择性好、重复性好、生产效率高、设备简单、成本低

缺点是钻蚀严重、对图形的控制性较差

19、干法刻蚀：

主要指利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的

溅射与离子束铣蚀：

通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差

等离子刻蚀（PlasmaEtching）：

利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。

选择性好、对衬底损伤较小，但各向异性较差

反应离子刻蚀（ReactiveIonEtching，简称为RIE）：

通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。

具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。

目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术

20、掺杂：

将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触

21、磷（P）、砷（As）—N型硅

22、硼（B）—P型硅

23、掺杂工艺：

扩散、离子注入

扩散：

扩散是由粒子浓度较高的地方向着浓度较低的地方进行，从而使得粒子的分布逐渐趋于均匀；浓度的差别越大，扩散越快；温度越高，扩散也越快。

替位式扩散：

杂质离子占据硅原子的位置。

Ⅲ、Ⅴ族元素

一般要在很高的温度（950～1280℃）下进行

磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层

间隙式扩散：

杂质离子位于晶格间隙：

Na、K、Fe、Cu、Au等元素

扩散系数要比替位式扩散大6～7个数量级

离子注入：

将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目（剂量）决定

掺杂的均匀性好

温度低：

小于600℃

可以精确控制杂质分布

可以注入各种各样的元素

横向扩展比扩散要小得多。

可以对化合物半导体进行掺杂

24、退火：

也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火

激活杂质：

使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用

消除损伤

退火方式：

炉退火快速退火：

脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源（如卤光灯、电弧灯、石墨加热器、红外设备等）

25、集成电路工艺划分

前工序：

（1）图形转换技术：

主要包括光刻、刻蚀等技术

（2）薄膜制备技术：

主要包括外延、氧化、化学气相淀积、物理气相淀积（如溅射、蒸发）

（3）掺杂技术：

主要包括扩散和离子注入等技术

后工序：

划片、封装、测试、老化、筛选

26、氧化硅的主要作用

（1）在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分

（2）扩散时的掩蔽层，离子注入的（有时与光刻胶Si3N4层一起使用）阻挡层

（3）作为及策划年高点了的隔离截止材料

（4）作为电容器的绝缘介质材料

（5）作为多层金属互连层之间的介质材料

（6）作为对器件和电路进行钝化的钝化层材料

27、SiO2的制备方法

热氧化法

a）干氧氧化

b）水蒸气氧化

c）湿氧氧化

d）干氧湿氧干氧（简称干湿干）氧化法

e）氢氧合成氧化

化学气相淀积法

通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程

（ChemicalVaporDeposition）

CVD技术特点：

具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用围广、设备简单等一系列优点

CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属（钨、钼）等

热分解淀积法

溅射法

28、集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用

（1）薄膜制备工艺：

包括氧化工艺和薄膜淀积工艺。

该工艺通过生长或淀积的方法，生成集成电路制作过程中所需的各种材料的薄膜，如金属层、绝缘层等。

（2）图形转移工艺：