计算机组成原理总复习.docx
《计算机组成原理总复习.docx》由会员分享，可在线阅读，更多相关《计算机组成原理总复习.docx（21页珍藏版）》请在冰豆网上搜索。
计算机组成原理总复习
一、基本概念
指令周期，CPU周期（机器周期），存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水线，算术流水线，并行处理技术，流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断（双符号法与单符号法），n位机器数（原码、反码、补码、移码）表示的范围，先行进位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。
二、选择题练习
1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A.阶符与数符相同为规格化数
B.阶符与数符相异为规格化数
C.数符与尾数小数点后第一位数字相异为规格化数
D.数符与尾数小数点后第一位数字相同为规格化数
2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是______。
A.-215~+（215-1）B.-（215–1）~+（215–1）
C.-（215+1）~+215D.-215~+215
3、容量是128M*32的内存，若以字节编址，至少需要______根地址线。
A.16B.29C.27D.32
4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是____。
A、0~64KB、0~32KC、0~64KBD、0~32KB
5、主存贮器和CPU之间增加cache的目的是______。
A.扩大主存贮器的容量
B.解决CPU和主存之间的速度匹配问题
C.扩大CPU中通用寄存器的数量
D.既扩大主存的容量，又扩大CPU通用寄存器的数量
6、以某个寄存器的内容为操作数地址的寻址方式称为______寻址。
A.直接B.间接C.寄存器直接D.寄存器间接
7、在cache的映射方式中不需要替换策略的是______。
A.全相联映射方式
B.直接映射方式
C.组相联映射方式
8、在CPU中跟踪指令后继地址的寄存器是______。
A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器
9、.微程序控制器中，机器指令与微指令的关系是______。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段微程序来解释执行
C.每一段机器指令组成的程序可由一条微指令来执行
D.每一条微指令由机器指令来解释执行
10、微程序控制存储器容量为128X36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是。
A.控制字段29位，测试字段2位，微地址字段5位
B.控制字段26位，测试字段4位，微地址字段6位
C.控制字段25位，测试字段4位，微地址字段7位
D.控制字段26位，测试字段2位，微地址字段8位
11、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。
A64，16B16，64C64，8D16，16。
12、四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。
A.行波进位B.组内先行进位，组间先行进位
C.组内先行进位，组间行波进位D.组内行波进位，组间先行进位
13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传
输率最高的是______。
A.DRAMB.SRAMC.闪速存储器D.EPROM
14、相联存储器是按______进行寻址的存储器。
A．地址指定方式B．堆栈存取方式
C．内容指定方式D。
地址指定与堆栈存取方式结合
15、操作控制器的功能是______。
A.产生时序信号B.从主存取出一条指令C.完成指令操作的译码
D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令
16、以下四种类型指令中，执行时间最长的是______。
A.RR型指令B.RS型指令CSS型指令D.程序控制指令
17、在多级存储体系中，“cache—主存”结构的作用是解决______的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
18、采用虚拟存贮器的主要目的是______。
A.提高主存贮器的存取速度
B.扩大主存贮器的存贮空间，并能进行自动管理和调度
C.提高外存贮器的存取速度
D.扩大外存贮器的存贮空间
19、程序控制类指令的功能是______。
A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序
20由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。
A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间
21、某机字长32位，其中1位符号位，31位表示尾数。
若用定点整数表示，则最大正整数是______。
A.+（231-1）B.+（230-1）C.+231D.+232
22、在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。
A.译码电路与非门B.编码电路或非门
C.溢出判断电路异或门D.移位电路与或非门
23、双端口存储器所以能高速进行读写，是因为采用______。
A.高速芯片B.两套相互独立的读写电路
C.流水技术D.新型器件
24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。
A.0-1MB.0-4MBC.0-4MD.0-1MB
25、寄存器间接寻址方式中，操作数处在______。
A.通用寄存器B.主存单元C.程序计数器D.堆栈
26、存贮单元是指______。
A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合
C.存放一个字节的所有存贮元集合D.存放两个字节的所有存贮元集合
27、计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。
A.0~64KB.0~32KC.0~64KBD.0~32KB
28、对于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接B.间接C.寄存器直接D.寄存器间接
29、没有外存贮器的计算机监控程序可以存放在______。
ARAMBROMCRAM和ROMDCPU
30、定点二进制运算其中，减法运算一般通过______来实现
A原码运算的二进制减法器B补码运算的二进制减法器
C补码运算的十进制加法器D补码运算的二进制加法器
31、在虚拟存贮器中，当程序正在执行时，由______完成地址映射。
A程序员B编译器C装入程序D操作系统
32、指令系统中采用不同寻址方式的目的主要是______。
A实现存贮程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性
C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度
33、用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。
A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16
C.0≤│N│≤1-2-（16-1）D.0≤│N│≤1
34、运算器虽有许多部件组成，但核心部件是______。
A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器
35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。
A.用程序计数器PC来产生后继微指令地址
B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D.通过指令中指定一个专门字段来控制产生后继微指令地址
36、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，
另一个数常需采用______。
A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式
37、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。
A8，512B512，8C18，8D19，8
38、在机器数______中，零的表示是唯一的。
A原码B补码C移码D反码
39、微程序控制器中，机器指令与微指令的关系是______。
A每一条机器指令由一条微指令来执行；
B每一条机器指令由一段用微指令编成的微程序来解释执行；
C一段机器指令组成的程序可由一条微指令来执行；
D一条微指令由若干条机器指令组成；
40、32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是______。
A[0，1–2-32]B[0，1–2-31]C[0，1–2-30]D[0，1]
41、CPU中跟踪指令后继地址的寄存器是______。
A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器
三、填空题练习
1、真值为—1011011则它的原码为，反码为，
补码为，移码为。
2、微程序控制器主要由__，__和_____三大部分组成。
3、流水线CPU存在的主要问题是相关冲突，主要包括、
、和
4、Cache的地址映射方式有、
和映射方式。
5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共有行和
列，若单元刷新间隔不超过2mm，采用异步刷新方式，则刷新信号的间隔是μS。
6、虚拟存贮器通常由主存和两级存贮系统组成。
为了在一台特定的机器上执行程序，必须把映射到这台机器主存贮器的空间上，这个过程称为地址映射。
7、并行处理技术已经成为计算机技术发展的主流。
从原理上概括，主要有三种形式：
并行、空间并行和。
8、操作控制器依据信号、信号
和信号来产生控制命令信号的。
9、指令的寻指方式有寻指和寻指两种。
10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由、
和组成三级存储系统。
11、硬布线控制器的基本思想是:
某一微操作控制信号是______译码输出,
__信号和信号的逻辑函数.
12、CPU周期也称为______；一个CPU周期包含若干个______。
任何一条指令的指令周期至少需要______个CPU周期。
13、移码表示法主要用于表示.______数的阶码，以利于比较两个______的大小和
.______操作。
14、微程序设计技术是利用______方法设计______的一门技术。
具有规整性、可维护
性、______等一系列优点。
15、广泛使用的______和______都是半导体随机读写存储器。
前者的速度比后者快，
但______不如后者高。
16、形成指令地址的方式，称为______方式，有______寻址和______寻址。
17、CPU从______取出一条指令并执行这条指令的时间和称为______。
由于各种指
令的操作功能不同，各种指令的指令周期是______。
18、个定点数由______和______两部分组成。
根据小数点位置不同，定点数有______和纯整数之分。
19、总线是构成计算机系统的______，是多个______部件之间进行数据传送的
______通道
20、主存与cache的地址映射有______、______、______三种方式。
其中组相连
方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来
说较为理想。
21、并行处理技术已成为计算计技术发展的主流。
它可贯穿于信息加工的各个步骤和阶段。
概括起来，主要有三种形式______并行；______并行；______并行。
22、Cache是一种______存储器，是为了解决CPU和主存之间______不匹配而采用
的一项重要硬件技术。
现发展为多级cache体系，______分设体系。
23、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。
若有效地址E=（PC）
+D，则为______寻址方式；若E=（I）+D，则为______；若为相对间接寻址
方式，则有效地址为______。
24、在进行浮点加减法运算时，需要完成______、尾数求和、______、合入处理和______
等步骤。
25、动态半导体存贮器的刷新一般有.______、______和______三种方式。
26、CPU中至少有如下六类寄存器______寄存器，______计数器，______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。
27、CPU从______取出一条指令并执行这条指令的时间和称为______。
由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到______。
28、在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有______方式，______方式，和______方式。
29、微程序控制器主要由______、______、______三大部分组成。
30、CPU中，保存当前正在执行的指令的寄存器为______，保存当前正在执行的指令的地址
的寄存器为______，保存CPU访存地址的寄存器为______。
31、{（26）16∨（63）16}⊕（135）8的值是______。
32、正数补码算术移位时，符号位不变，空位补_____。
负数补码算术左移时，符号位不变，低位补______。
负数补码算术右移时，符号位不变，高位补______，低位舍去。
33、行处理技术已经成为计算机技术发展的主流。
从原理上概括，主要有三种形式：
______并行，______并行，______并行。
四、计算练习
[1]已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。
真值
原码
反码
补码
补码的奇校验位（一位）
0.11001
1.01110
1.11101
97/128
1000000
[2]已知一个数的真值，原码，反码，补码或移码，写出其余的值及补码的偶校验位。
真值
原码
反码
移码
补码
补码的偶校验位（一位）
10111
110011
10111
63
10101
[3]用补码阵列乘法计算X×Y
[4]设阶码为4位，尾数为8位，均包括一位符号位，阶码和尾数都采用补码表示；按机器浮点运算方法计算
1）x-y的浮点数的值。
2）计算x+y的浮点数的值
五、存储器设计
[1]有一个1024K×32位的存储器，由128K×8位的DRAM芯片组成。
问：
（1）总共需要多少DRAM芯片？
（2）此存储体组成框图。
（3）采用异步刷新方式，如果单元刷新间隔不超过8mS，则刷新周期（一行）是多少？
解：
（1）需要（1024K/128K）×（32/8）=8（组）×4（片堆叠）=32（片）
（2）存储器组成框图
Y7（111）
3-8
译
码
器
。
。
。
。
。
。
A19
A18
A17
A16
~
A0
R/W
D31
~
D0
Y2（010）
Y1（001）
Y0（000）
。
。
。
。
。
。
CS
CS
CS
CS
128K×8
128K×8
128K×8
128K×8
（2）
（3）新周期即单芯片刷新时间间隔
128K=27×210=217=28×29=256（行）×512（列）
刷新周期=8mS/256=8000μS/256=31.25μS
[2]某计算机中,已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。
现在再用一种SRAM芯片（8K×8）形成32K×16的RAM区域,起始地址为8000H.假设RAM芯片有片选
和
信号控制,CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/W（读/写）,
（访存）,要求:
（1）画出地址译码方案.
（2）将ROM与RAM同CPU连接.
解:
ROM区地址范围0000—3FFFH片内地址需要14根地址线.A0~A13
构成ROM需要的EPROM=（16K/16K）×（16/8）=1（组字扩展）×2（片字扩展）
构成RAM需要的SRAM=（32K/8K）×（16/16）=5（组字扩展）×1（片位扩展）
片内地址需要A0~A1213根地址线
将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。
整个地址分配如下：
地址
存储器
对应的译码
0000—3FFF
ROM
Y0，Y1（000，001）
4000—7FFF
空
8000—9FFF
RAM1
Y4（100）
A000—BFFF
RAM2
Y5（101）
C000—DFFF
RAM3
Y6（110）
E000—FFFF
RAM4
Y7（111）
Y7（111）
3-8
译
码
器
C
B
A
A15
A14
A13
A12
~
A0
R/W
D15
~
D0
Y6（110）
Y5（101）
Y4（100）
Y3（011）
Y1（001）
Y2（010）
Y0（000）
CS
E000H~
FFFFH
C000H~
DFFFH
A000H~
BFFFH
8000H~
9FFFH
CS
CS
CS
CS
8K×16
R/W
8K×16
R/W
8K×16
R/W
8K×16
R/W
16K×8
0000H～
3FFFH
１６位数据总线
四、微程序控制器
[1]已知某机采用微程序控制方式，控制存储器容量为512*48位，微程序在整个控存中实现转移，控制微程序转移的条件共4个，微指令采用水平格式，后继微指令地址采用断定方式。
请问：
（1）微指令的三个字段分别应是多少？
（2）画出这种微指令格式的微程序控制器逻辑图。
[解]
（1）控存容量512*48=29*48故微地址有9位下地址字段为9位，控制转移条件4个，占用测试字段4位，控制字段为48-9-4=35位。
控制字段
测试字段
下地址字段
35位4位9位
[2]如图所示，双总线结构机器的数据通路，图中IR为指令寄存器，PC为程序计数器，M为存储器，AR为地址寄存器，A总线与个寄存器的输入相联，B总线与寄存器的输出总线相联，请画出以下指令的周期流程图，并标出每个微操作信号序列。
（1）存数指令,STAR1，（R2）；含义是将寄存器R1的内容传送到以R2内容为地址的主存单元中去;
（2）取数指令,LDA（R3），R0;含义是将（R3）为地址主存单元的内容取到寄存器中R0;
（3）加法指令,ADD（R1），R3;含义是将R1间址的存储单元与R3相加,结果再送到R3.
解：
（1）STAR1，（R2）
DR→M
R1→DR
R2-→AR
M→DR
DR→IR
PC→AR
取指
STAR1，（R2）
（2）LDA（R3），R0
DR→R0
M→DR
R3-→AR
M→DR
PC→AR
取指
DR→IR
LDA（R3），R0
M→DR
DR→IR
PC→AR
取指
R1-→AR
M→DR
DR→X
ADDR3,（R1）
R3→Y
X+Y→R3
升级会员 