开关电源新技术同步整流.docx

开关电源新技术同步整流.docx

《开关电源新技术同步整流.docx》由会员分享，可在线阅读，更多相关《开关电源新技术同步整流.docx（16页珍藏版）》请在冰豆网上搜索。

开关电源新技术同步整流

第五章开关电源新技术

5－1电源PFC技术

5－2同步整流技术

同步整流的概念

　　整流电路是DC/DC变换器的重要组成部分，传统的整流器件采用功率二极管。

由于功率二极管的通态压降较高（压降最小的肖特基二极管也有0.55～0．65V），因此整流损耗较大。

由于集成电路已逐渐采用微功耗设计，供电电压逐渐降低，某些工作站和个人电脑要求有3.3V甚至低至1.8V的供电电压［1］。

显然，DC/DC变换器在输出如此低的电压时，整流管的功耗占输出功率的比重将更大，致使变换器效率更低。

另一方面，仪器设备的小型化设计要求尽量缩小其电源的体积，但耗散功率大恰成为电源小型化、薄型化的障碍。

80年代初，高频功率MOSFET刚开始得到发展，NEC公司的S.IKEDA等人就提出了一种新的整流管［2］，即采用功率MOSFET代替功率二极管作为整流元件，从而实现了输出整流管通态压降小、耗散功率低，效率高的DC/DC变换器。

功率MOSFET是一种电压型控制器件，它作为整流元件时，要求控制电压与待整流电压的相位保持同步才能完成整流功能，故称为同步整流电路。

为满足更高频率、更大容量的同步整流电路的需要，人们不断地探索并提出更新的功率MOSFET结构［3］。

　5－2－1　自控制同步整流电路拓扑分析

　图1为倍流同步整流有源箝位DC/DC变换器的主电路拓扑图。

变换器采用有源箝位电路，Vin为直流输入电压，S1为主开关，S2为辅助开关，S3和S4为同步整流管（S1～S4均为N型MOS管），T为隔离变压器，S2和C组成有源箝位网络。

D1～D4代表S1～S4的体二极管，C1～C4代表S1～S4的等效结电容，Llk为T的漏感，Lm为T的励磁电感，T1为理想变压器，变比为N∶1。

工作时S1和S2轮流导通，当S1关断时，S2导通，箝位电容C被并联到T的原边，为漏感电流提供一个低阻抗的无损耗的通路，从而在每个开关周期中以最小的损耗来吸收和回放电能，同时变压器T铁心磁通又可自动复位。

整流电路采用倍流同步整流形式，同步整流功率MOSFETS3和S4采用自驱动控制；L3和L4为滤波电感，C0为滤波电容，R0为负载等效电阻，输出电流由L3和L4电流叠加供给，故称之为倍流同步整流电路。

值得注意的是，通常使用MOSFET时，控制电压加在栅极（G）和源极（S）之间，而S3和S4的控制信号却是加在栅极（G）和漏极（D）之间。

这是因为功率MOSFET内部存在一个反并联的体二极管，控制信号加在G和D之间就使整流功率MOSFET在控制信号为零时具有反向电压阻断能力。

图1　倍流同步整流有源箝位DC/DC变换器拓扑

传统整流电路工作时，当滤波电感较小或负载电阻较大或开关频率f0较低时，将出现电感电流在一个周期结束前就下降到零并一直保持到周期结束的情况，这就是不连续导电工作模式[4]。

而同步整流电路只有连续导电工作模式，原因是功率MOSFET导通后具有双向通流能力。

其优点是：

电路在全负载范围内，工作状态均属连续导电模式，控制电路稳定性好。

而传统整流电路往往不适合空载（或轻载）工作，需要预先加一固定负载保证最小输出电流，使电路工作在连续导电模式；在设计传统整流电路的滤波器时，为了保证轻载下电流连续，往往采用较大电感量的滤波电感，因而在大电流时功耗较大。

在对功耗要求较苛刻的设计中，若采用同步整流电路，则可以选用较小电感量的滤波电感，同时增大滤波电容来满足降低输出纹波的要求，这样可以明显降低滤波器损耗，提高变换器效率。

2　电路工作过程分析

　　图2为开关S1和S2的控制电压时序图

图2　控制电压时序图

下面分4个阶段描述电路的工作过程。

　　第一阶段：

主开关S1导通阶段（t0～t1），等效电路见图3（a）。

在这个阶段，主开关S1导通，辅助开关S2截止，箝位电路断开，输入电压通过S1加到T1上，此时v1＝Vin，v2＝Vin/N>0，因而S4处于导通状态，S3处于截止状态，T1副边电流i2通过L4、S4为负载供电（称L4的电流i4为主流），同时，L3的电流i3通过负载和S4续流。

在此阶段中Vin供给变换器的能量一部分经变压器传递给负载，另一部分则转变为变压器的励磁电感Lm的储能。

　第二阶段：

主开关S1关断到D2开始导通（t1～t2）。

t1时刻，S1关断，由于T存在漏感，输入电流iS不会立即降为0，而是逐渐减小并为C1充电，vS1上升，vS2下降；到t2时刻，vS2下降到0，D2开始导通。

整流电路依次经历：

S4关断，D4为S4续流而导通；D3导通，L4完成由主流到续流的过渡；D4关断，L3完成由续流到主流的过渡；S3零电压导通，D3关断。

　　第三阶段：

箝位电路作用阶段（t2～t3），等效电路见图3（b）。

t2时刻起，由于D2导通，箝位电容C与变压器的原边绕组并联。

t2′时刻，S2零电压开通，D2随即因导通压降比S2大而截止。

iC从D2导通时起，先是对C充电，同时，iC逐渐减小，到tc时间，iC减小到0，C放电，S2允许电流iC反方向流动。

在t2～t3期间，v1＝－vC，v2＝－vC／N<0，因而S4处于截止状态，S3处于导通状态，T1副边电流i2<0，-i2通过L3和S3向负载供电（L3主流），同时，L4的电流i4通过负载和S3续流。

这一阶段，励磁电感Lm将储能释放给负载。

（a）t0～t1阶段等效电路

（b）t2～t3阶段等效电路

图3　两个主要工作阶段的等效电路（忽略漏感）

第四阶段：

辅助开关S2关断到主开关S1开始导通（t3～t4）。

t3时刻，驱动信号使S2关断，由于T存在漏感，iC并不立即消失，而是逐渐减小并为C2充电，vS2上升，vS1下降。

若Lm较小，当vS1减小到0后，-im的值比i2/N还大，电流-iS企图给C1反向充电，但由于D1开始导通，为-iS提供通路，此时，主开关S1可实现零电压导通。

整流电路依次经历：

S3关断，D3为S3续流而导通；D4导通，L3完成由主流到续流的过渡；D3关断，L4完成由续流到主流的过渡；S4零电压导通，D4关断。

　　从以上分析可以看出，在S1～S4开通时，D1～D4分别已经导通，因而S1～S4实现了零电压开通。

3　电路稳态波形分析及主要参数计算

　　通过电路稳态波形分析，不仅可得到电路的稳态电压、电流波形，还可得到该DC/DC变换器的稳态电压比，电感电流纹波，输出电压纹波，开关器件的电压、电流应力等重要参数。

3.1　初步分析

　　分析时的假定条件：

电路中的电感、电容、功率MOSFET、二极管等均是理想的；输出电压的纹波Δv0与其平均值V0相比小得多，认为v0＝V0，i0＝I0；箝位电容C上的电压纹波ΔvC与其平均值VC相比也小得多，认为vC＝VC；漏感Llk与励磁电感Lm相比小得多，认为Llk=0。

　　由假定条件可知，开关转换瞬间完成，则t1～t2，t3～t4时间段均可忽略，记导通比D＝（t1－t0）／TS，D′=（t3－t2）／TS，TS为开关周期，则D′1－D。

　　由图3可知，DTS阶段，v1＝Vin,v4＝Vin/N-V0；D′TS阶段，v1＝－VC，v4＝－V0，根据伏秒平衡规律，有

VinDTS－VC（1－D）TS＝0

（1）

（2）

解得

（3）

（4）

变换器的稳态电压变比为

（5）

　　由以上分析结合图3进一步进行稳态计算，得到如图4（a）所示的稳态波形，

（1）为主开关S1的控制电压vGS1波形，图中Im=I3／N，IS＝I0／N，I3＋I4＝I0，由图4（a）可进一步得到各电流的纹波峰峰值：

电流变化率的绝对值与该变化率持续时间的乘积,如

（6）

（7）

（8）

比较式（6）和式（8）可看出，倍流同步整流与无倍流的同步整流电路（图1中去掉L3即是）相比输出滤波电容电流纹波小得多，这样就减小了滤波电容的负荷；同时，电感电流的直流部分I3＋I4等于负载电流I0，可见负载电流由L3和L4共同分担，因此电感的直流工作点比无倍流的同步整流电路低，有利于降低实际电路中电感的损耗。

　　由图4（a）很容易进一步得到开关电压、电流应力公式，如

（9）

（10）

　　由式（9）可知，V0一定时，开关S1和S2的电压应力随Vin的不同而变化的幅度很小（当导通比D从0.3～0．7变化时，应力值变化范围是4NV0～4．76NV0），这是有源箝位电路的优点。

3.2　修正分析

　　上节假设条件v0＝V0，且vC＝VC的前提是C0和C无穷大，然而实际电路中C0和C不可能无穷大，从而v0和vC实际上有纹波。

下面求出v0和vC的纹波表达式，作为设计电路时选取C0和C的依据。

　　将iC0的波形重画于图5（a），并画出v0的修正波形，设L3＝L4＝L，则

（11）

　　若令D＝0．4，TS＝4μs，L＝1．5μH,C0＝30μF,则Δv0（p-p）=8.9×10-3V0，v0的纹波很小。

　　将iC的波形重画于图5（b），并画出vC的修正波形，则

（12）

（a）稳态计算波形   　（b）实验电路波形

图4　倍流同步整流有源箝位DC/DC变换器稳态波形

若令D＝0．4，TS＝4μs，Lm=100μH，L3＝1．5μH，N＝4，C＝2μF，则ΔvC（p-p）=1.0×10-2.VC，可见，vC的纹波也很小。

　　由以上分析可见，对一个实际电路模型，假设条件v0＝V0，vC＝VC是合理的，因而稳态分析的误差很小。

4　实验结果

采用倍流同步整流有源箝位DC/DC变换器电路为主电路，研制了高效率（90%）的48V/5V（30A）DC/DC变换器模块。

模块主电路参数为TS＝3．6μs,L3＝L4＝1．5μH,C0＝300μF,C＝0．5μF，N＝4，Lm=100μH，Llk=1μH。

在Vin=48V，V0＝5．0V，I0＝20A条件下，样机实验波形如图4（b）所示。

实验所得波形在开关转换瞬间，电压、电流有小尖峰，这是由电路的杂散参数引起的；另外，由于理论计算忽略v0的纹波及电路寄生参数，当iC0幅值较小时，iC0的计算波形与实际波形有所差别。

总的来说实验结果与理论分析基本吻合。

图5　v0，vC修正波形图

结　论

1）同步整流MOSFET的通态损耗低，主开关S1、辅助开关S2、同步整流MOSFETS3和S4都可实现零电压开通，开通损耗也低，电路可工作于较高的开关频率下，获得较高的功率密度；

　2）电路具有单一的稳态工作模式——连续导电模式，可采用较小的滤波电感，同时加大滤波电容满足纹波要求，从而减小滤波损耗；

　3）倍流同步整流电路明显降低滤波电容的电流负荷，在采用同样的电感，满足同样的输出纹波要求时，可采用较小的滤波电容；同时由于降低了滤波电感的直流工作点，电感的损耗也较小；

　4）采用有源箝位电路，变压器不需要复位绕组；箝位电容的稳态电压随开关占空比而自动调节，因而占空比可大于50%；V0一定时，主开关、辅助开关应力随Vin的变化不大；所以，在占空比和开关应力允许的范围内，能够适应较大输入电压变化范围的情况。

2）5－2－2同步整流器数字控制与驱动

在主PWM控制器位于初级侧的低DC输出电压隔离型开关电源（SMPS）中，通常采用专门设计的MOSFET作为同步整流器（SR）。

作为SR使用的MOSFET具有非常小的导通损耗，有助于提高系统效率。

在初级侧控制的隔离SMPS拓扑中，由于在隔离变压器次级侧没有PWM控制信号，故欲产生适当的SR控制信号显得比较困难。

但是，可以从变压器次级输出获得有关数据。

由于电路寄生元件的存在，同步信号在从隔离变压器输出分离（withdrawn）时，相对于初级PWM信号会发生延迟，并且在不连续导通模式（DCM）状态会出现振荡。

因此，为SR提供驱动的控制电路必须能避免发生错误的操作。

在初级侧控制的隔离拓扑中，为驱动SR需要适当的控制电路，以处理同步时钟信号（clock）从隔离变压器的输出移开，解决驱动信号相对于时钟输入的定时等问题。

若对SR控制不当，在两个器件之间会发生“跨越导通”（crossconduction）。

同时，在隔离拓扑的次级由于相对于初级主开关（MOSFET）驱动信号的延迟，会在相关元件之间形成短路，发生“贯通”（shootthrough）现象。

产生贯通的机理，具体取决于变换器拓扑结构。

1同步整流器的数字控制方法

在用作产生SR驱动信号的方案中，首推数字控制方法。

1－1系统基本结构

SR数字控制系统一般由振荡器（OSC）、限定状态机构（FiniteStatesMachine，简写FSM）、两个耦合的向上/向下（UP/DOWN）计数器和两个控制输出逻辑等单元电路所组成，系统框图如图1所示。

控制电路有3个输入和2个输出。

其中，2个输出为隔离变换器次级2只MOSFETs提供互补驱动信号，3个输入包括1个时钟信号和2个输出的期望（anticipation）时间设定。

不论是接通还是关断，2个输出OUT1和OUT2没有任何交迭。

开关频率为fs的方波信号出现在时钟输入端，期望的定时通过外部有关

图1同步整流器数字控制器组成方框图

图2OUT2预期时间产生波形

图3OUT1预期时间产生波形

图4在TS1>TS2时OUT2及相关波形

输入设定。

2个计数器工作方式及作用不同：

DOWN计数器用于处理输出截止，UP计数器连续获取OUT2开关周期期间或OUT1接通时间内的有关数据。

控制系统根据前面周期内存储的有关信息，在开关周期截止期内的输出被预先处理。

采用这种控制方法，开关周期和接通时间（tON）被逐周连续监测。

稳定条件

在稳态条件（固定频率和固定占空比）下，两个开关周期中与输出OUT2相关的波形如图2所示。

在第1个开关周期（TS1）内，在时钟输入的上升沿上，两个（UP/DOWN）计数器中第1个开始计算内部时钟（CK）脉冲。

在接下来的一个时钟输入的上升沿（TS1结束）上，计数器停止计算。

计算过的脉冲数目（n2）把开关周期的持续时间考虑在内。

所存储的数据，在下一个开关周期中被利用。

在第2个开关周期中，在内部时钟输入的上升沿上，第1个计数器由大到小计算（countsDOWN）内部时钟脉冲，并且在计算到（n2－x2）个脉冲时终止。

第2个计数器计算新的尚未计算的内部时钟脉冲，并适时修正开关周期（TS）期间的有关数据。

OUT2超前截止总量为X2·TI（TI为内部时钟脉冲周期），并通过OUT2预期时间输入设定。

计数器UP或DOWN在每个周期内的功能，相对于先前周期被交换。

为预期关断OUT1，另外两个UP/DOWN计数器将考虑计及接通时间（tON）期间的有关数据，相关波形如图3所示。

在第1个开关周期内，第1个计数器在时钟输入上升沿上开始计数，并且在时钟输入下降沿上停止。

其间计算的脉冲数量为n1，只计及tON时间之内的脉冲数。

在第2个开关周期内，第1个计数器递减计数，在计算到n1－x1时停止。

关断OUT1的超前时间总计为x1·Ti，并由OUT1预期时间输入设定。

第2个计数器向上（由小到大）计算时钟输入上升沿与下降沿之间的脉冲数目。

变化条件

开关频率发生变化

当开关频率（fs）发生变化时，对于输出OUT2而言，可能存在三种情况：

1）TS1>TS2当第2个开关周期TS2小于先前周期TS1时，OUT2的截止发生延迟，相对于时钟输入没有超前，而是随时钟输入的前沿强迫关断。

图4示出了该条件下的相关波形。

2）TS1

元器件应用

图5在TS1

关波形如图5所示。

在此情况下，OUT2发生提前关断。

MOSFET体二极管的导通时间恰为一个周期，效率损失非常小。

3）TS1232占空比发生变化

对于输出OUT1，当接通时间tON发生变化时，可能会出现两种不同的情况：

1）tON1>tON2当第1个开关周期的接通时间tON1大于第2个开关周期的接通时间tON2时，时钟输入、内部时钟和输出OUT1波形定时图如图7所示。

在此情况下，OUT1的关断被延时，相对于时钟输入没有提前，总是在时钟输入的下降沿上即时截止。

2）tON1上述的方法通过对前一个周期的测量来确定下一个周期的动作，履行逐周控制。

预期关断同步整流器MOSFET的内部时钟脉冲总数是X1或X2。

内部振荡器频率（fi）越高，预期时间精度也就越高。

3STSRx系列智能驱动器ICs

STSRx系列IC是ST公司为驱动隔离SMPS中的同步整流器而专门设计的器件。

该系列ICs的时钟信号从隔离变压器的次级输出获取，为驱动用作SR的1只或2只MOSFETs，输出适当的控制信号。

31STSR2

STSR2用作驱动单端正向拓扑中的两个同步整流器。

该IC包含前面所叙述的控制系统，内置两个大电流N沟道MOSFET驱动器和一个时钟缓冲器等单元电路。

STSR2的引脚名称及其应用电路如图9所示。

STSR2的引脚功能如下：

VCC电源电压，范围为4.5～5.5V；

PWRGND和SGLGND分别为功率信号和控制逻辑信号的参考端；

CLOCK同步信号输入；

OUTGATE1/22个大电流互补输出。

由于IC自身产生死区时间，在两个开通时间之间不存在任何交迭；

SETANT2为OUTGATE2设定预期截止时间（有4种不同的期望时间可供选择）；

图6在TS1

图7在tON1>tON2下的OUT1及相关波形

图8在tON1

同步整流器数字控制与驱动技术应用

图9STSR2在单端正向变换器中的应用

图10STSR3在回扫式变换器中的应用电路

图11STSR4在双端拓扑结构中的应用电路

INHIBIT当该脚输入高于非常低的一个门限电压时，OUTGATE2使能。

在正向变换器应用中，迫使OUTGATE2的接通时间减至最小。

32STSR3

STSR3是为驱动在回扫式拓扑中的一个SR而专门设计的控制IC，其引脚名称（符号）及应用电路如图10所示。

STSR3与STSR2比较，主要区别是STSR3仅有一个大电流栅极驱动输入（OUTGATE）。

33STSR4

STSR4是指定用于驱动推挽、半桥或全桥式双端输出拓扑结构中SR的控制IC。

该器件的典型应用电路如图11所示。

STSR4含有两个大电流N沟道MOSFETs驱动器输出，同时有两个时钟输入（CLOCK1和CLOCK2），分别接收来自隔离变压器次级绕组上的时钟信号。

STSR2、STSR3和STSR4在不同类型的隔离式拓扑结构应用中，都是从变压器的次级输出获得时钟信号，对作为SR使用的一只或两只MOSFETs产生恰当的栅极驱动信号，完全解决了在控制SR中易于出现的全部问题，有效地提高了系统稳定性和可靠性。