电子技术课程设计.docx
《电子技术课程设计.docx》由会员分享，可在线阅读，更多相关《电子技术课程设计.docx（13页珍藏版）》请在冰豆网上搜索。
电子技术课程设计
电子技术课程设计报告
报告题目：
自动电子钟
学号
姓名
年级专业
指导教师
一．设计目的及要求
学习识别简单的电子元件与电子线路；
了解计数器芯片74LS90的使用方法以及性能指标。
（3）了解自动电子钟的组成及工作原理。
（4）熟悉自动电子钟的设计与制作。
（5）熟练掌握仿真软件proteus中的基本操作。
（6）熟悉利用proteus软件创建电路原理图并进行电路仿真。
二．所用器件
（1）电烙铁、螺丝刀、镊子、数字万用表、电源等必备工具。
（2）部分耗材：
焊锡丝，松香等
三．设计概要
该自动电子钟有74LS90家计数器电路以及74HC48等组成，其原理框图如图所示：
图表1自动电子钟的结构图
它的工作过程：
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒产生一个信号，该信号将控制“分计数器”的工作。
“分计数器”也采用60进制计数器，每累计60分钟发出一个信号，该信号将控制“时计数器”的工作，“时计数器”采用24进制计时器，可实现对一天24小时的累计。
4．设计原理
1、振荡器
数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
它利用某种反馈方式产生时钟信号。
对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。
在本设计中，采用的是石英晶体振荡器所组成的振荡电路，石英谐振器简称为晶振，它是利用具有压电效应的石英晶体片制成的。
这种石英晶体薄片受到外加交变电场的作用时会产生机械振动，当交变电场的频率与石英晶体的固有频率相同时，振动便变得很强烈，这就是晶体谐振特性的反应。
利用这种特性，就可以用石英谐振器取代LC（线圈和电容）谐振回路、滤波器等。
由于石英谐振器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。
石英谐振器因具有极高的频率稳定性，故主要用在要求频率十分稳定的振荡电路中作谐振元件。
具体电路如下图所示：
图表2振荡电路
分频器
本方案中分频器的主要作用就是频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号，在此电路中作为分频器的元件是:
CD4060和74LS90。
本设计采用的是有一个CD4060和74LS90一个组成的2级1/10分频。
其电路图如下所示：
图表3分频器电路
从图中可以看出：
由振荡器产生的脉冲经4060和74LS90分频后产生标准秒脉冲供给计数器。
CD4020是14位二进制串行计数器。
所有的计数器为主从触发器。
计数器在时钟下降沿进行计数，CR为高电平时，对计数器进行清零。
由于在时钟输入端使用斯密特触发器，对脉冲上升和下降时间无限制，所有输入和输出均经过缓冲。
CD4040是12位二进制串行计数器，所有计数器位为主从触发器。
计数器在时钟下降沿进行计数，CR为高电平时，对计数器进行清零。
由于在时钟输入端使用斯密特触发器，对脉冲上升和下降时间无限制。
所有输入和输出均经过缓冲。
CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1（和CP0）的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
工作电压：
电源电压（VDD）+3V～+15V
输入电压（VIN）0V～VDD
工作温度范围（TA）
CD4060BM：
-55℃～+125℃
CD4060BC：
-40℃～+85℃
引脚功能
/CP1：
时钟输入端
CP0：
时钟输出端
/CP0：
反相时钟输出端
Q4~Q10，Q12~Q14：
计数器输出端
/Q14：
第14级计数器反相输出端
VDD：
电源正
VSS：
电源负
CR：
清零端
其引脚图如下：
图表4CD4060引脚
3、计数器
计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“24翻1”计数电路实现的。
数字钟的计数电路的设计可以用反馈清零法。
当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
下面将分别介绍60进制计数器和“24翻1”小时计数器。
（一）60进制计数器
电路如下图所示：
图表560进制计数电路
电路中，74LS90作为十位计数器，既在电路中采用六进制计数；又作为个位计数器在电路中采用十进制计数。
当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS90进位。
下面对电路中所用的主要元件及功能介绍。
①十进制计数器74LS90
74LS90是二—五—十进制计数器，它有两个时钟输入端CKA和CKB。
其中，CKA和
组成一位二进制计数器；CKB和
组成五进制计数器；若将
与CKB相连接，时钟脉冲从
输入，则构成了8421BCD码十进制计数器。
74LS90有两个清零端R0
（1）、R0
（2），两个置9端R9
（1）和R9
（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图9。
图9
表1BCD码十进制计数时序表2二—五混合进制计数时序
CK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
CK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
1
0
0
0
6
1
0
0
1
7
1
0
1
0
8
1
0
1
1
9
1
1
0
0
（二）“24翻1”小时计数器电路
（1）电路如下图所示：
图表624翻1计数器电路
“24翻1”小时计数器是按照“00—01—02—03—04—05—06—07—08—09—10—11—12—13—14—15—16—17—18—19—20—21—22—23—24—00”规律计数的，计数器的计数状态转换表如表3所示。
表3“24翻1”小时计时时序
十位
个位
十位
个位
CK
Q10
Q03Q02Q01Q00
CK
Q10
Q03Q02Q01Q00
0
1
2
3
4
5
6
7
8
9
10
11
12
0
0
0
0
0
0
0
0
0
0
1
1
1
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010
13
14
15
16
17
18
19
20
21
22
23
24
1
1
1
1
1
1
1
2
2
2
2
0
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010
0011
0000
译码器与显示电路
电路如下图所示：
图表7显示电路
译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。
常用的集成译码器有二进制译码器、二—十制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。
译码器74LS48是一个多输入、多输出的组合逻辑电路。
它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。
译码器可以分为通用译码器和显示译码器两大类。
在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。
74LS48的管脚图如图所示。
在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：
LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。
BI是灭灯输入，可以使显示灯熄灭。
RBI是灭零输入，可以按照需要将显示的零予以熄灭。
BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。
也可用共阴译码器74LS48，CD4511。
（2）显示器
在此电路图中所用的显示器是共阴极形式，阴极必须接地。
数码管的管脚功能图如图所示：
5．电路调试
在本设计中，为了设计的顺利进行，我在仿真软件protues上进行了部分调试，调试成功后，我按照仿真软件中电路图中元器件的连接进行元器件的焊接。
焊接完成后，经几次细节上的修改最终电路顺利地通过了测试，完成了设计所要求的功能。
振荡电路部分
在现用电路调试中，晶振的输出频率为100Hz，用一片4060和一片74LS90组成了2级十分频电路，在调试中我对每级分路进行了测试。
在第一级分频后出现的脉冲信号为10Hz，经过第二级得到了1Hz的标准脉冲信号。
计数电路部分
（1）小时计数部分
这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时的十位没有变化，经过分析、检查发现74LS74的3脚没有接上。
（2）秒计数电路部分
这部分的调试中顺利得到了结果即：
秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数。
当秒计数器的个位计数到9后自动向秒计数器的十位计数。
（3）分计数电路部分
这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路的个位计数器74LS90的14脚接入振荡电路部分的输出端，而分计数电路的个位计数器74LS90的14脚本该接校时电路，但是由于校时电路作为最后调试的电路，所以在调试中74LS90的14脚与单次脉冲连接。
6．心得体会
通过自动电子钟的设计，我感觉有很大的收获：
首先，通过这次课程设计使自己对课本上的知识可以应用于实际，使理论与实际相结合，加深自己对课本知识的更好理解，同时也段练了我个人的动手能力：
能够充分利用图书馆去查阅资料，增加了许多课本以外的知识。
更加了解了时序逻辑电路的设计步骤及方法。
对时序逻辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。
增加了对74LS90，74LS74和CD4020芯片引脚结构和功能的理解及运用，尤其是90和74的清零端和进位端的功能。
设计面包板的过程中，要考虑到整体的美观性，连接电路时对各线路的连接要细致，引脚要足够长，使其能够接触到面包板下面的金属片。
验证面包板时，出现了很多问题，其主要问题为线的引脚与面包板下面的金属片接触不良而导致显示错误。
在这个过程中，锻炼了我的细心和耐性。
通过本次实验充分体现了我的团结，细心和耐性。
7．附录电路总设计图
升级会员 