数字电子时钟课程设计.docx
《数字电子时钟课程设计.docx》由会员分享，可在线阅读，更多相关《数字电子时钟课程设计.docx（14页珍藏版）》请在冰豆网上搜索。
数字电子时钟课程设计
一、设计目的
1、了解计时器主体电路的组成及工作原理；
2、掌握采用异步时序电路设计方法实现课题要求；
3、集成电路及有关电子元件的使用。
二、设计要求
1、钟的“时”要求用两位显示，上下午用发光管作为标志；
2、时钟的“分”，“秒”要求用两位显示：
3、整个系统要有校正时间部分，校时时不能产生进位，并且要求走时准确
4、系统有闹钟部分，声音响5秒
三、数字电子时钟的设计原理
3.1总体设计
数字钟电路是一块独立构成的时钟集成电路专用芯片。
它集成了计数器，比较器，振荡器，译码器和驱动等电路，能直接驱动显示时，分，秒，具有定时，报警等多种功能，被广泛应用于自动化控制，智能化仪表等领域。
该系统工作原理：
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准。
再经过分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位。
分计数计满60后向时计数器进位。
小时计数器按照“24翻1”规律计数。
计数器的输出经译码器送给显示器。
计时器出现误差时可以用校正时电路进行“时校正”，“分校正”，“秒校正”。
该系统还有定时闹钟功能，该扩展电路必须在主体电路运行正常的情况下才能进行扩展。
总体设计如图所示：
图示1总体设计图
3.2电路原理图
电路原理图见附录1
3.3模块化设计
3.3.1石英晶体振荡器
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
石英晶体振荡器的特点是频率准确,电路结构简单,频率易调整。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
石英晶体振荡电路如图2所示,采用反相器等元件构成。
利用一个与非门自我反馈,使它工作在线性状态;然后利用石英晶体JU来控制振荡频率,电阻为反馈元件,电容C防止寄生振荡,在输出端得到较稳定的32768Hz脉冲信号。
图2 石英晶体振荡电路
3.3.2分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。
本实验设计中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为最高为１４级２进制计数器，可以将32767Hz的信号分频为２Hz。
图3CD4060管脚图
CD4060借口功能表如图所示
图4功能附表
《CD4060引脚图》
简介：
CD4000系列的芯片，除了跟74系列的电气特性有所区别外，例如：
1）电压范围宽，应该可以工作在3V～15V，输入阻抗高，驱动能力差外，跟74系列
的功能基本没有区别；
2）输入时，1/2工作电压以下为0，1/2工作电压以上为1；
3）输出时，1=工作电压；0=0V
4）驱动能力奇差，在设计时最多只能带1个TTL负载；
5）如果加上拉电阻的话，至少要100K电阻；
6）唯一现在使用的可能就是计数器，CD4060的计数器可以到14级二进制串行计数/分频器
用CD4060产生十四分频脉冲信号电路图如下图所示
图5十四分频脉冲信号电路图
在把晶振的37767Hz的频率分到2Hz后，再用二分频器CD4013把2Hz分频至1Hz。
在电子技术中，N/2（N为奇数）分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。
CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。
CD4013双上升沿D触发器
图6二分频CD4013
简要说明
CD4013由两个相同的、相互独立的数据型触发器构成。
每个触发器有独立的
数据、置位、复位、时钟输入和Q及Q输出。
此器件可用作移位寄存器，且通过将
Q输出连接到数据输入，可用作计数器和触发器。
在时钟上升沿触发时，加在D输
入端的逻辑电平传送到Q输出端。
置位和复位与时钟无关，而分别由置位或复位线
上的高电平完成。
CD4013提供了14引线双列直插（D）、双列直插（J）、
双列直插（P）和陶瓷片状载体（C）4种封装形式。
引出端符号及其功能说明
1D－2D数据输入端
1CP－2CP时钟输入端
1SD－2SD，1RD－2RD直接复位端
1Q－2Q原码输出端
1Q－2Q反码输出端
VDD正电源
Vss地
推荐工作条件
电源电压范围3V～15V
输入电压范围0V～VDD
由十四分频器CD4060和二分频器CD4013组合的图如下图所示
图7CD4060和CD4013组合图
3.3.3时间计数器电路
时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器.
因为电子钟由秒、分、时组成。
分别为60进制和24进制。
采用一片160接成60进制,74LS160的第一组4位二进制接成秒的个位,另一组接成秒的十位,“分”也为60进制,“时”为24进制。
这两种进制的次序和二进制完全相同,只是模数不是2的整幂。
当秒脉冲输入时，电路状态按二进制自然序列依次递增1，QA、QB、QC、QD输出为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为1010也就是10采用反馈置零法清零,先按二进制计数器串联起来构成计数器,当计数状态达到所需的脉冲模值后,经过电路译码、反馈、产生复位脉冲将计数器清零,然后重新开始进行下一个循环。
74LS160的预置是同步的。
当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。
对于54/74160，当CP由低至高跳变或跳变前，如果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。
74LS160的计数是同步的，靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74LS160的CEP、CET跳变与CP无关。
74LS160有超前进位功能。
当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。
74LS160外部管脚图
图874LS160管脚图
图9
图10
由74LS160构成的60进制计数器如下图所示图
图1160进制计数器电路图
由74LS160构成的24进制计数器如下图所示图
图1224进制计数器电路图
3.3.4译码器及其显示电路的设计
译码是把给定的代码进行翻译,将时、分、秒数器输出的四位二进制代码翻译为相应的十进制,并通过LED显示器显示,通常LED显示器与译码器是配套使用的。
我们选用的七段译码驱动器74LS47）和数码管（LED）是共阳接法。
LED显示的3、8管脚接一起,限流电阻为200Ω和+5V接。
实际使用时a、b、c、d、e、f、g各段都应接一个限流电阻,在图中略画出来。
译码显示电如下图所示。
图13 译码显示电路
LED七段
7段发光二极管简称为LED（LightEmittingDiode），是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。
七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。
不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。
图14
译码器原理说明
74LS47是BCD-7段译码器/驱动器
是数字集成电路，用于将BCD码转化成数码块中的数字，然后我们就能看到从0-9的数字。
译码器原理（74LS47）
译码为编码的逆过程。
它将编码时赋予代码的含义“翻译”过来。
实现译码的逻辑电路成为译码器。
译码器输出与输入代码有唯一的对应关系。
74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表1列出了74LS47的真值表，表示出了它与数码管之间的关系。
图1574LS47管脚图
74LS48的输入端是四位二进制信号（8421BCD码），a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。
可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。
使能端的作用如下：
（1）LT是试灯输入端，当LT=0，BI=1时，不管其它输入是什么状态，a~g
七段全亮；
（2）BI静态灭灯输入，当BI=0，不论其它输入状态如何，a~g均为0，显示管熄灭；
（3）RBI动态灭零输入，当LT=1，RBI=0时，如果A3A2A1A0（ABCD）=0000时，a~g均为各段熄灭；
（4）RBO动态灭零输出，它与灭灯输入BI共用一个引出端。
当在动态灭零时输出才为0。
片间与RBI配合，可用于熄灭多位数字前后所不需要显示的零。
74LS47译码器真值表
表174LS47的真值表
3.3.5数字电子时钟校正部分电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：
首截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图16校正电路部分
3.3.6数字电子时钟闹钟部分电路
一般时钟都应具备定时闹钟电路功能，即在时间到达认为所定的时间时，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在到达定时5秒的报时，报时电路报时控制信号。
报时电路选74HC30，作为选蜂鸣器为电声器件，选用CC4016模拟开关作控制。
图17电子表闹钟部分
四、误差分析
系统在运行时有一定的误差,其原因是晶体振荡的特点所决定的,同时与芯片的内部结构有关。
有时会出现跳字现象,解决这些误差的方法是提高石英晶体振荡器的稳定性及使用精度较高的电容等。
五、元器件清单
序号
元件
名称
型号
规格
数量
1
二-五-十进制计数器
74LS160
6块
2
BCD七段译码器
74LS47
6块
3
四-2输入与非门
74LS00
7块
4
十四分频器
CD4060
1个
5
三-3输入与非门
74LS10
1块
6
双4输入与非门
74LS30
1块
7
二分频器
CD4013
1个
8
共阳极数码管LED灯
503C
6个
9
石英晶振
32768Hz
1个
10
扬声器
0．25W/8Ω
1个
11
与非门
CC40
升级会员 