数电课程设计数字电子时钟样本.docx
《数电课程设计数字电子时钟样本.docx》由会员分享,可在线阅读,更多相关《数电课程设计数字电子时钟样本.docx(5页珍藏版)》请在冰豆网上搜索。
数电课程设计数字电子时钟样本
数字逻辑课程设计说明书
题目:
多功能数字钟
专业:
计算机科学与技术
班级:
姓名:
学号:
完成日期:
-9
一、设计题目与要求
设计题目:
多功能数字钟
设计要求:
1.准确计时,以数字形式显示时、分、秒的时间。
2.小时的计时能够为”12翻1”或”23翻0”的形式。
3.能够进行时、分、秒时间的校正。
二、设计原理及其框图
1.数字钟的构成
数字钟实际上是一个对标准频率�(1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。
图1所示为数字钟的一般构成框图。
图1数字电子时钟方案框图
⑴多谐振荡器电路
多谐振荡器电路给数字钟提供一个频率1Hz的信号,可保证数字钟的走时准确及稳定。
⑵时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。
其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器。
而根据设计要求,时个位和时十位计数器为24进制计数器。
⑶译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,而且为保证数码管正常工作提供足够的工作电流。
⑷数码管
数码管一般有发光二极管(LED)数码管和液晶(LCD)数码管。
本设计提供的为LED数码管。
2.数字钟的工作原理
⑴多谐振荡器电路
555定时器与电阻R1、R2,电容C1、C2构成一个多谐振荡器,利用电容的充放电来调节输出V0,产生矩形脉冲波作为时钟信号,因为是数字钟,因此应选择的电阻电容值使频率为1HZ。
⑵时间计数单元
六片74LS90芯片构成计数电路,按时间进制从右到左构成从低位向高位的进位电路,并经过译码显示。
在六位LED七段显示起上显示对应的数值。
⑶校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
一般,校正时间的方法是:
首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。
根据要求,数字钟应具有分校正和时校正功能。
因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号能够随时切换的电路接入其中。
图8所示即为带有基本RS触发器的校时电路。
三、元器件
1.实验中所需的器材
单刀双掷开关4个�.
5V电源�.
共阴七段数码管6个�.
74LS90D集成块6块�.
74HC00D6个
LM555CM1个
电阻6个
10uF电容2个
2.芯片内部结构及引脚图
图2LM555CM集成块
图3 74LS90D集成块
五、各功能块电路图
1秒脉冲发生器主要由555定时器和一些电阻电容构成,原理是利用555定时器的特性,经过电容的充放电使VC在高、低电平之间转换。
其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC当电容器充电使VC的电压大于2/3VCC则VC就为高电平,然
而由于反馈作用又会使电容放电。
当VC小于1/3VCC时,VC就为低电平。
同样由于反馈作用又会使电容充电。
经过555定时器的这一性质我们就能够经过计算使她充放电的周期刚好为1S这样我们就会得到1HZ的信号。
其中555定时器的一些功能对照后面目录。
其中