数字电路模拟试题.docx
《数字电路模拟试题.docx》由会员分享，可在线阅读，更多相关《数字电路模拟试题.docx（8页珍藏版）》请在冰豆网上搜索。
数字电路模拟试题
数字电路模拟试题-（）
《数字逻辑分析与设计》模拟试题
一、单项选择题
1.只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（）。
A.高电平触发器B.下降沿触发器C.低电平触发器D.上升沿触发器
2.下列电路中，属于时序逻辑电路的是（）
A.编码器B.译码器C.数值比较器D.计数器
3.若将一个TTL与非门（设输入端为A、B）当作反相器使用，则A、B端应如何连接（）
A.A、B两端并联使用B.A或B中有一个接低电平0C.不能实现
4.在二进制译码器中，若输入有5位二进制代码，则输出有（）个信号。
A.32B.16C.8D.4
5.同步RS触发器的“同步”时指（）
A.RS两个信号同步B.Qn+1与S同步
C.Qn+1与R同步D.Qn+1与CP同步
6.不是最小项ABCD逻辑相邻的最小项是（ ）
A.译码器B.编码器C.数据选择器D.数据分配器
二、填空题
1.完成下列数制之间的转换（25.25）
＝（ ）
＝（ ）
2.十进制数7对应的8421码为 ，对应的余3码为 。
3.用反演规则求出逻辑函数
的反函数
= 。
4.用公式法化简
= 。
5.三态逻辑门，简称TSL门，该门的输出有三种状态，分别为、、。
6.半导体数码显示器的内部接法有两种形式：
共接法和共接法。
7.数字电路按照是否有记忆功能通常可分为两类：
、。
8.集电极开路门（OC门）能够实现的功能为，， 。
9.图3中图形符号依次表示 、 逻辑运算。
图3
10.数字电路中的三极管一般工作在 或 状态。
11.逻辑代数有 、 和逻辑非三种基本运算。
12.如果输入与输出的关系是"有0出1，全1出0"，这是 逻辑运算。
"全0出0，有1出1"，这是 逻辑运算。
13.一个三位二进制译码器的输入线应有 根，输出线最多有 根。
14.常用的集成触发器按功能可分为RS触发器、 、 、 和T触发器。
15.若要存储5位2进制数，需要个触发器。
三、简答题
1.组合逻辑电路与时序逻辑电路有何区别?
2.同步时序逻辑电路与异步时序电路有何区别?
3.4-2线编码器往往省略0输入线，这是为什么？
4.实验时只有74LS112双JK触发器，怎么将其转换为T触发器使用？
5.试给出常用的两种实现组合逻辑函数的常用电路？
四、分析题
1.用卡诺图化简函数F（A,B,C,D）=∑（0，7，9，11）+∑d（3，5，15）。
2.如图4是一片4选1数据选择器实现F（A,B,C）函数，试写出F表达式，并转换成标准与或式。
图4
3.写出如图5所示组合逻辑电路的表达式，列出真值表。
图5
4.由四位二进制计数器74161及门电路组成的时序电路如图6所示。
要求画出状态转换图，说明电路为几进制计数器。
图6
五、作图题（9分）
1.JK触发器的CP，J,K端分别加上如图7所示的波形时，试画出Q端的输出波形。
设初始状态为0。
图7
2.基本R-S触发器的电路如图8所示，根据输入波形画出对应的输出Q波形。
图8
3.画出图9所示电路的Q0、Q1的输出波形，假设初始状态皆为0。
图9
六、设计题（30分）
1.设计一多数表决电路，要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。
假设同意用高电平“1”表示，不同意用低电平“0”表示；通过用高电平“1”表示，不通过用低电平“0”表示，输出结果用变量F表示。
试求：
（1）列出真值表并写出输出的逻辑函数表达式；
（2）化简输出逻辑函数，用与非门实现设计并画出电路图。
2.试用八选一数据选择器74151实现逻辑函数F=∑（1，3，5，6），要求写出分析过程，画出逻辑电路图。
3.采用集成译码器74LS138和必要的门电路实现逻辑函数功能
F（A，B，C，D）=m1+m5+m9，要求写出分析过程，给出连接线路图。
4.设计一个101串行序列检测电路，当电路检测到输入连续出现101时输出为1，否则为0.画出状态转移图和逻辑电路图。
5.试用计数器74LS161和八选一数据选择器74LS151构成序列信号发生器，产生一个8位的序列信号00010111，画出连接线路图。
6.用74LS161设计一个实现模8的记数器，并且用7段字型数码管显示记数结果。
要求写出分析设计过程及结果，画出逻辑电路图。
（提示：
74LS48为译码器，主要完成BCD码到7段字型数码管的译码。
）
7.使用触发器设计一个7进制减法计数器，给出时钟方程、驱动方程、状态方程以及输出方程，画出逻辑电路图。
升级会员 